[發(fā)明專(zhuān)利]多核數(shù)據(jù)陣列功率選通恢復(fù)機(jī)制

有效

• 申請(qǐng)?zhí)枺?/td>: 201410670832.4
• 申請(qǐng)日: 2014-11-20
• 公開(kāi)（公告）號(hào): CN104572335B
• 公開(kāi)（公告）日: 2018-09-14
• 發(fā)明（設(shè)計(jì)）人: G.G.亨利;弟尼斯.K.詹;史蒂芬.嘉斯金斯
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海兆芯集成電路有限公司
• 主分類(lèi)號(hào): G06F11/10
• 分類(lèi)號(hào): G06F11/10;G06F3/06;G11C17/02
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 王珊珊

1.一種用于向集成電路提供配置數(shù)據(jù)的裝置，所述裝置包括：

布置在管芯上的半導(dǎo)體熔絲陣列，向其中編程用于布置在所述管芯上的、并且耦合到所述半導(dǎo)體熔絲陣列的多個(gè)核心的壓縮的配置數(shù)據(jù)，所述多個(gè)核心中的每一個(gè)被耦合到一同步總線；

耦合到所述多個(gè)核心上的存儲(chǔ)器，所述存儲(chǔ)器包括多個(gè)子存儲(chǔ)器，多個(gè)子存儲(chǔ)器的每個(gè)對(duì)應(yīng)于所述多個(gè)核心中的每一個(gè)，其中，所述多個(gè)核心中的一個(gè)核心被配置為：在供電/重置之后訪問(wèn)所述半導(dǎo)體熔絲陣列，以讀取和解壓用于所述多個(gè)核心的壓縮的配置數(shù)據(jù)；并且被配置為在所述多個(gè)子存儲(chǔ)器中存儲(chǔ)用于所述多個(gè)核心的所述每一個(gè)核心內(nèi)的一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的多個(gè)解壓的配置數(shù)據(jù)集合；以及

多個(gè)核心，其每個(gè)包括：

睡眠邏輯，其被配置為接續(xù)地訪問(wèn)所述多個(gè)子存儲(chǔ)器中的所述每一個(gè)中的相應(yīng)的一個(gè)，以檢索和采用所述解壓的配置數(shù)據(jù)集合，從而在功率選通事件之后初始化所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器，

其中如果配置數(shù)據(jù)指示所述多個(gè)核心中的一個(gè)核心是從核心，則作為重置過(guò)程的一部分，所述從核心等待直到在所述同步總線上出現(xiàn)指示用于所述多個(gè)核心中的每個(gè)核心的解壓的配置數(shù)據(jù)集合已經(jīng)被從所述半導(dǎo)體熔絲陣列中讀取并且已經(jīng)被寫(xiě)入到所述存儲(chǔ)器內(nèi)的信號(hào)為止。

2.根據(jù)權(quán)利要求1所述的裝置，其中，在所述多個(gè)核心的所述一個(gè)中的高速緩存熔絲元件通過(guò)在供電/重置期間執(zhí)行微代碼來(lái)對(duì)所述壓縮的配置數(shù)據(jù)進(jìn)行解壓。

3.根據(jù)權(quán)利要求1所述的裝置，其中，所述解壓的配置數(shù)據(jù)集合的每個(gè)包括第一多個(gè)半導(dǎo)體熔絲，其指示在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器中的一個(gè)內(nèi)的一個(gè)或者多個(gè)子單元位置，所述一個(gè)或者多個(gè)子單元位置在正常操作期間不被采用。

4.根據(jù)權(quán)利要求3所述的裝置，其中，所述解壓的配置數(shù)據(jù)集合的每個(gè)進(jìn)一步包括第二多個(gè)半導(dǎo)體熔絲，其指示在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的一個(gè)內(nèi)的一個(gè)或者多個(gè)替代子單元位置，所述一個(gè)或者多個(gè)替代子單元位置在正常操作期間替代所述一個(gè)或者多個(gè)子單元位置的相應(yīng)位置將被采用。

5.根據(jù)權(quán)利要求4所述的裝置，其中，在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的所述一個(gè)內(nèi)，所述子單元位置和所述替代子單元位置分別包括列和冗余列。

6.根據(jù)權(quán)利要求4所述的裝置，其中，在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的所述一個(gè)內(nèi)，所述子單元位置和所述替代子單元位置分別包括行和冗余行。

7.根據(jù)權(quán)利要求1所述的裝置，其中，所述裝置包括多核微處理器。

8.一種用于配置集成電路的方法，所述方法包括：

將半導(dǎo)體熔絲陣列放置在管芯上，向其中編程用于布置在管芯上的、并且耦合到半導(dǎo)體熔絲陣列上的多個(gè)核心的壓縮的配置數(shù)據(jù)，所述多個(gè)核心中的每一個(gè)被耦合到一同步總線；

將多個(gè)存儲(chǔ)器放置在管芯上，所述存儲(chǔ)器包括多個(gè)子存儲(chǔ)器，多個(gè)子存儲(chǔ)器的每個(gè)對(duì)應(yīng)于多個(gè)核心中的每一個(gè)的多個(gè)子存儲(chǔ)器，并且其中多個(gè)核心的一個(gè)核心被配置為：在供電/重置之后訪問(wèn)半導(dǎo)體熔絲陣列，以對(duì)用于所述多個(gè)核心的壓縮的配置數(shù)據(jù)進(jìn)行讀取和解壓；并且在多個(gè)子存儲(chǔ)器中存儲(chǔ)用于在多個(gè)核心的每一個(gè)核心內(nèi)的一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的多個(gè)解壓的配置數(shù)據(jù)集合；以及

采用多個(gè)核心中的每一個(gè)內(nèi)的睡眠邏輯，以接續(xù)地訪問(wèn)與多個(gè)子存儲(chǔ)器的每一個(gè)的相應(yīng)一個(gè)，從而檢索和采用解壓的配置數(shù)據(jù)設(shè)置，以在功率選通事件之后初始化一個(gè)或者多個(gè)高速緩存存儲(chǔ)器，

其中如果配置數(shù)據(jù)指示所述多個(gè)核心中的一個(gè)核心是從核心，則作為重置過(guò)程的一部分，所述從核心等待直到在所述同步總線上出現(xiàn)指示用于所述多個(gè)核心中的每個(gè)核心的解壓的配置數(shù)據(jù)集合已經(jīng)被從所述半導(dǎo)體熔絲陣列中讀取并且已經(jīng)被寫(xiě)入到所述存儲(chǔ)器內(nèi)的信號(hào)為止。

9.根據(jù)權(quán)利要求8所述的方法，其中，在所述多個(gè)核心的一個(gè)中的高速緩存熔絲元件通過(guò)在供電/重置期間執(zhí)行微代碼來(lái)對(duì)所述壓縮的配置數(shù)據(jù)進(jìn)行解壓。