[發明專利]通過OPC修改布局設計以降低拐角圓化效應

有效

• 申請號: 201410657096.9
• 申請日: 2014-11-17
• 公開（公告）號: CN105321820B
• 公開（公告）日: 2018-09-14
• 發明（設計）人: 莊學理;郭正誠;蔡境哲;楊寶如
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/335
• 分類號: H01L21/335
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種制造半導體器件的方法，包括：

接收用于半導體器件的第一布局設計，其中，所述第一布局設計包括多條柵極線和與所述柵極線重疊的有源區，并且其中，所述有源區包括至少一個有角拐角，所述有角拐角鄰近所述柵極線中的至少一條設置；

通過光學鄰近修正OPC工藝修改用于所述半導體器件的第一布局設計，從而產生第二布局設計，所述第二布局設計包括修改的有源區，所述修改的有源區具有向外突出的修改的拐角；以及

基于所述第二布局設計制造所述半導體器件。

2.根據權利要求1所述的方法，其中，所述OPC工藝包括向所述有角拐角加入輔助部件。

3.根據權利要求1所述的方法，其中，

所述第一布局設計中的有源區的有角拐角是凸起的有角拐角；

所述第一布局設計中的有源區還包括凹進的有角拐角；以及

所述OPC工藝還包括減去所述有源區的靠近所述凹進的有角拐角的一部分。

4.根據權利要求3所述的方法，其中，所述制造包括圖案化所述修改的有源區從而使得所述修改的有源區包括：

對應于所述第一布局設計中的所述凸起的有角拐角的向外突出的圓角；以及

對應于所述第一布局設計中的所述凹進的有角拐角的向內突出的圓角。

5.根據權利要求1所述的方法，其中，制造所述半導體器件包括圖案化所述修改的有源區，其中，所述圖案化與拐角圓化效應相關。

6.根據權利要求5所述的方法，其中，在所述第一布局設計中，所述有角拐角的位置足夠接近所述柵極線中的至少一條，從而使得如果所述第一布局設計用于制造所述半導體器件，則所述拐角圓化效應將使所述有源區和所述柵極線中的至少一條之間的重疊區縮小。

7.根據權利要求6所述的方法，其中，所述OPC工藝包括向所述有角拐角加入輔助部件，從而使得在基于所述第二布局設計制造所述半導體器件之后，盡管具有所述拐角圓化效應，但是所述修改的有源區和所述柵極線中的至少一條之間的重疊區免于縮小。

8.一種制造半導體器件的方法，包括：

接收用于半導體器件的第一布局設計，其中，所述第一布局設計包括第一摻雜區和具有不同于所述第一摻雜區的導電類型的第二摻雜區，其中，所述第二摻雜區中包括有源區，其中，所述第一摻雜區和所述第二摻雜區限定了包括至少一個有角拐角的N/P邊界；

通過光學鄰近修正OPC工藝修改用于所述半導體器件的第一布局設計，從而產生具有不含所述有角拐角的N/P邊界的第二布局設計；以及

基于所述第二布局設計制造所述半導體器件。

9.根據權利要求8所述的方法，其中，所述OPC工藝包括向所述有角拐角加入輔助部件。

10.根據權利要求8所述的方法，其中：

所述第一布局設計中的有角拐角是凸起的有角拐角；

所述第一布局設計中的N/P邊界還包括凹進的有角拐角；以及

所述OPC工藝還包括減去所述第二摻雜區的靠近所述凹進的有角拐角的一部分。

11.根據權利要求10所述的方法，其中，所述制造包括使用離子注入工藝或外延生長工藝形成所述第一摻雜區和所述第二摻雜區，從而使得修改的N/P邊界包括：

對應于所述第一布局設計中的所述凸起的有角拐角的向外突出的圓角；以及

對應于所述第一布局設計中的所述凹進的有角拐角的向內突出的圓角。

12.根據權利要求8所述的方法，其中，制造所述半導體器件包括圖案化所述第一摻雜區和所述第二摻雜區，其中，所述圖案化與拐角圓化效應相關，從而產生具有向外突出的圓角的修改的N/P邊界。