[發明專利]運算放大器

有效

• 申請號: 201410654712.5
• 申請日: 2014-11-17
• 公開（公告）號: CN104393846B
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 邵博聞;唐成偉
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 郭四華

技術領域

本發明涉及一種半導體集成電路制造，特別是涉及一種運算放大器。

背景技術

如圖1所示，是現有運算放大器電路圖；由NMOS管MN1和NMOS管MN2組成差分放大電路的輸入管，PMOS管MP1和NMOS管MN1的漏極連接并NMOS管MN1的有源負載，PMOS管MP2和NMOS管MN2的漏極連接并NMOS管MN2的有源負載，NMOS管MN4連接NMOS管MN1和MN2的源極并為NMOS管MN1和MN2提供電流源；電流源I1輸入到NMOS管MN3，NMOS管MN3、MN4和MN5組成鏡像電路。NMOS管MN2的漏極輸入第一級放大信號。PMOS管MP3為第二級放大電路，PMOS管MP3的柵極連接NMOS管MN2的漏極，PMOS管MP3的漏極輸出第二級放大信號即圖1中的信號OUT。電容Cm連接在PMOS管MP3的柵極和漏極之間并形成密勒補償通路。

如圖2所示，是圖1的電路框圖，第一級放大電路101即為由NMOS管MN1、MN2和MN4以及PMOS管MP1和MP2組成的差分放大電路，輸入信號Vin包括輸入正相信號INP和輸入反相信號INN，輸入正相信號INP從NMOS管MN2的柵極輸入，輸入反相信號INN從NMOS管MN1的柵極輸入，第一級放大信號從NMOS管MN2的漏極輸出，故第一級放大電路101的增益-AV1為負值即輸出信號為輸入信號的放大信號且會反相；第二級放大電路102由PMOS管MP3形成，PMOS管MP3組成一共源放大器，第一級放大電路101的增益-AV2也為負值。輸出信號Vout和地之間連接由負載電容CL。第一級放大電路101的跨導為gm1，第二級放大電路102的跨導為gmL。

如圖1所示的現有運算放大器的傳輸函數為：

其中，R_o1表示第一級放大電路101的輸出電阻，R_L表示第二級放大電路102的輸出電阻，Cm表示電容Cm的值，C_L表示負載電容Cl的值。

可以看出二級放大器的結構引入了二個極點，電容Cm形成密勒補償能夠拉寬兩極點的間距，但是電容Cm同時還會在第一級放大信號和第二級放大信號之間形成一個前饋通路，該前饋通路會帶來一個右半平面零點，右半平面零點不僅會提高增益還會使相位降低，故增加了電路的不穩定性。

發明內容

本發明所要解決的技術問題是提供一種運算放大器，能提高穩定性。

為解決上述技術問題，本發明提供的運算放大器包括：

第一級放大電路，為單端輸出差分放大電路，所述單端輸出差分放大電路的反相輸出端作為所述第一級放大電路的輸出端并輸出第一級放大信號。

第二級放大電路，其輸入端連接所述第一級放大信號，所述第二級放大電路的輸出端輸出第二級放大信號；所述第二級放大電路的輸入端和輸出端之間連接第一電容；所述第一電容在所述第二級放大電路的輸入端和輸出端形成密勒補償通路。

所述第二級放大電路包括第一MOS晶體管，所述第一MOS晶體管和所述第二級放大電路的輸出端相連并為所述第二放大電路提供電流源負載。

所述單端輸出差分放大電路的反相輸入端通過第二電容連接到所述第一MOS晶體管的柵極，通過所述第二電容和所述第一MOS晶體管在所述單端輸出差分放大電路的反相輸入端和所述第二級放大電路的輸出端之間形成前饋通路，所述第一MOS晶體管對前饋通路信號放大且所述第一MOS晶體管的跨導設置為大于所述第一級放大電路的跨導使運算放大器形成一個左半平面零點。

進一步的改進是，由第二MOS晶體管和第三MOS晶體管組成所述單端輸出差分放大電路的輸入對管，所述第二MOS晶體管的柵極為所述單端輸出差分放大電路的反相輸入端，所述第三MOS晶體管的柵極為所述單端輸出差分放大電路的正相輸入端，所述第三MOS晶體管的漏極作為所述單端輸出差分放大電路的反相輸出端。

進一步的改進是，所述第二MOS晶體管和所述第三MOS晶體管都為NMOS管。

進一步的改進是，所述第二MOS晶體管的負載由第四PMOS管組成，所述第三MOS晶體管的負載由第五PMOS管組成，所述第四PMOS管的源極和所述第五PMOS管的源極都連接電源電壓，所述第四PMOS管的柵極和漏極和所述第五PMOS管的柵極都連接所述第二MOS晶體管的漏極，所述第五PMOS管的漏極連接所述第三MOS晶體管的漏極。

進一步的改進是，所述第二MOS晶體管和所述第三MOS晶體管的源極都連接第一電流源。