[發明專利]嵌入式鍺硅器件的形成方法

在審

• 申請號: 201410654464.4
• 申請日: 2014-11-17
• 公開（公告）號: CN105679710A
• 公開（公告）日: 2016-06-15
• 發明（設計）人: 李全波;崇二敏;張瑜
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 張振軍

技術領域

本發明涉及CMOS鍺硅器件的制造工藝，尤其涉及一種能夠在鍺硅生長前改 善凹槽表面的嵌入式鍺硅器件的形成方法。

背景技術

嵌入式SiGe源漏技術是一種增強PMOS晶體管性能的新型技術，其主要通過 在溝道中產生單軸壓應力來提高PMOSFET的空穴遷移率，從而提高電流驅動能 力。嵌入式SiGe源漏技術的原理大致如下：在硅(Si)襯底上刻蝕凹槽，選擇性 地在凹槽內外延生長SiGe，因SiGe的晶格常數與Si不匹配，在垂直溝道的方向 上，Si晶格受到拉伸產生張應力；在沿溝道的方向上，Si晶格受到壓縮產生壓應 力，從而提高了空穴遷移率。此外，由于SiGe具有較小的電阻率，可提高電流驅 動能力。

參考圖1，現有技術中的嵌入式鍺硅CMOS器件的工藝流程包括如下步驟： 步驟S11，在柵極結構周圍形成柵極側壁(spacer)；步驟S12，沉積氮化硅(SiN) 層；步驟S13，采用光刻和刻蝕工藝將PMOS區域的氮化硅層移除；步驟S14，以 剩余的氮化硅層為掩膜進行刻蝕，從而在PMOS區域內柵極結構兩側形成凹槽； 步驟S15，采用干法去膠工藝將先前光刻工藝中使用的光阻(photoresist)去除； 步驟S16，濕法清洗；步驟S17，在凹槽中生長SiGe；步驟S18，移除剩余的氮化 硅層。

上述工藝方法在形成凹槽之后才將光阻去除，比較突出的問題是導致SiGe生 長時缺陷較多，位錯缺陷(dislocationdefect)尤為常見。

位錯缺陷產生的原因主要有以下兩種：第一種是SiGe的沉積工藝本身；第二 種是SiGe沉積前凹槽表面的缺陷(如Si原子錯位、雜質、粗糙度較大等等)。對于 第二種缺陷，其主要是在刻蝕形成凹槽和去膠工藝過程中形成的。相對于凹槽等離 體刻蝕，盡管光阻去除工藝中的物理轟擊較弱，但不可避免地也會損傷硅襯底的表 面。

目前，改善以上問題的方法主要有以下幾種：

1)使用低密度等離子體工藝來去除光阻，如降低功率和壓力；

2)從使用O₂等離子體去除光阻改成采用N₂/H₂為主的低速率等離子體去除 光阻；

3)將等離子體干法去除光阻改為濕法去除光阻。

其中，方法1)和2)雖然能夠帶來一定程度的改善，但仍存在損傷硅襯底表 面的問題，并且會導致產能降低；方3)則會導致酸槽污染方面的問題，所以有一 定的局限性。

發明內容

本發明要解決的技術問題是提供一種嵌入式鍺硅器件的形成方法，能夠完全 消除去膠工藝造成的表面缺陷，有利于減少SiGe的位錯缺陷。

為解決上述技術問題，本發明提供了一種嵌入式鍺硅器件的形成方法，包括：

提供半導體襯底，所述該半導體襯底包括PMOS區域和NMOS區域，所述 PMOS區域和NMOS區域上形成有柵極結構；

在所述半導體襯底上沉積第一介質層；

采用光刻和刻蝕工藝去除所述PMOS區域內的第一介質層，并將該光刻工藝 中使用的第一光阻去除；

在所述半導體襯底上沉積第二介質層；

采用光刻和刻蝕工藝去除所述PMOS區域內的第二介質層，并將該光刻工藝 中使用的第二光阻去除；

所述第二光阻被去除之后，對所述PMOS區域內柵極結構兩側的半導體襯底 進行刻蝕，以形成凹槽；

在所述凹槽中沉積鍺硅。

根據本發明的一個實施例，所述第一介質層的材料為SiN或SiO₂，所述第二 介質層的材料為SiN或SiO₂。

根據本發明的一個實施例，所述第一介質層的厚度為，所述第二介質層的厚度為。

根據本發明的一個實施例，采用光刻和刻蝕工藝去除所述PMOS區域內的第 一介質層包括：

形成所述第一光阻，并對該第一光阻進行圖案化以定義出所述PMOS區域；

以圖案化后的第一光阻為掩膜對所述第一介質層進行刻蝕，以去除所述PMOS 區域內的第一介質層。

根據本發明的一個實施例，采用濕法刻蝕去除所述PMOS區域內的第一介質 層。

根據本發明的一個實施例，采用光刻和刻蝕工藝去除所述PMOS區域內的第 二介質層包括：

形成所述第二光阻，并對該第二光阻進行圖案化以定義出所述PMOS區域；