[發(fā)明專利]一種降低源極和漏極電阻的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410654365.6
• 申請(qǐng)日: 2014-11-17
• 公開（公告）號(hào): CN105679671B
• 公開（公告）日: 2020-01-03
• 發(fā)明（設(shè)計(jì)）人: 鮑宇;周軍;朱亞丹;曾真
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336
• 代理公司: 31100 上海專利商標(biāo)事務(wù)所有限公司
• 代理人: 張東梅

1.一種半導(dǎo)體器件的制造方法，包括：

在襯底上形成的柵極、源極和漏極區(qū)和側(cè)墻；

在源極和漏極區(qū)上形成半導(dǎo)體層；

沉積掩膜層，并選擇性地去除部分掩模層，以在所述側(cè)墻兩側(cè)上形成側(cè)墻掩膜層；

刻蝕所述半導(dǎo)體層；

多次重復(fù)所述形成側(cè)墻掩膜層和刻蝕半導(dǎo)體層的步驟；

去除所述掩膜層，從而在源極和漏極區(qū)上形成以柵極為中心的內(nèi)高外低的多階梯狀結(jié)構(gòu)，

其中選擇性地去除部分掩模層包括通過各向異性刻蝕工藝刻蝕掩膜層，由于所述柵極、源極和漏極區(qū)上的掩膜層厚度小于所述側(cè)墻兩側(cè)上掩膜層的厚度，因此在刻蝕掉所述柵極、源極和漏極區(qū)上的掩膜層后，在所述側(cè)墻兩側(cè)上形成側(cè)墻掩膜層。

2.如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體層是硅層。

3.如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體層包括與所述源極和漏極區(qū)直接接觸的SiGe層、在所述SiGe層上的硅層。

4.如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體層包括與所述源極和漏極區(qū)直接接觸的第一硅層，在所述第一硅層上的SiGe層、在所述SiGe層上的第二硅層。

5.如權(quán)利要求3或4所述的方法，其特征在于，刻蝕所述半導(dǎo)體層包括以所述SiGe層作為刻蝕停止層，刻蝕所述SiGe層上的硅層。

6.如權(quán)利要求3或4所述的方法，其特征在于，所述SiGe層的厚度大于10埃。

7.如權(quán)利要求3或4所述的方法，其特征在于，還包括在刻蝕所述半導(dǎo)體層后，去除所述SiGe層。

8.如權(quán)利要求1所述的方法，其特征在于，所述側(cè)墻掩膜層的寬度大于30埃。

9.如權(quán)利要求1所述的方法，其特征在于，所述掩膜層由以下材料中的任一種形成：氧化硅、氮化硅、SiON、非晶碳或它們的任意組合。

10.如權(quán)利要求1所述的方法，其特征在于，通過外延生長法形成所述半導(dǎo)體層。

11.一種半導(dǎo)體器件，包括通過權(quán)利要求1至10中的任一項(xiàng)所述的方法制造的結(jié)構(gòu)。

12.一種半導(dǎo)體器件，包括：

柵極、源極和漏極區(qū)和側(cè)墻，

其中所述源極和漏極區(qū)上具有以柵極為中心的內(nèi)高外低的多階梯狀結(jié)構(gòu)。