[發(fā)明專利]四二值時(shí)鐘轉(zhuǎn)換的QB02電路單元

有效

• 申請?zhí)枺?/td>: 201410648107.7
• 申請日: 2014-11-14
• 公開（公告）號(hào): CN104333356B
• 公開（公告）日: 2017-11-24
• 發(fā)明（設(shè)計(jì)）人: 郎燕峰
• 申請（專利權(quán)）人: 浙江工商大學(xué)
• 主分類號(hào): H03K5/135
• 分類號(hào): H03K5/135;H03K19/003
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種將四值時(shí)鐘轉(zhuǎn)換為二值時(shí)鐘的CMOS電路，有一個(gè)四值時(shí)鐘輸入端QC和一個(gè)二值時(shí)鐘輸出端BC，所述CMOS電路能把四值時(shí)鐘電平邏輯值0和2轉(zhuǎn)換為二值時(shí)鐘電平邏輯值0且能把四值時(shí)鐘電平邏輯值1和3轉(zhuǎn)換為二值時(shí)鐘電平邏輯值2，即所述CMOS電路的功能是把一個(gè)周期內(nèi)電平邏輯值切換次序?yàn)?→1→2→3→2→1→0的四值時(shí)鐘轉(zhuǎn)換為一個(gè)周期內(nèi)電平邏輯值切換次序?yàn)?→2→0的二值時(shí)鐘輸出；

所述CMOS電路的特征在于：包括四個(gè)閾0.5的NMOS管N1、N3、N4和N6、一個(gè)閾1.5的NMOS管N2、一個(gè)閾2.5的NMOS管N5、三個(gè)閾-0.5的PMOS管P1、P2和P3和一個(gè)閾-2.5的PMOS管P4，所述MOS管P3、N4、N5、N2、P2、P4和N6的柵極與電路輸入端QC相接，MOS管P3和P4的源極與電平邏輯值3的電壓源相接，N1、N2、N5和N6的源極與電源地相接，N4和P2的源極與電平邏輯值2的電壓源相接，P3和N5的漏極與N3的柵極相接，N3的源極與N2的漏極相接，P2的漏極與P1的源極相接，P4和N6的漏極與P1和N1的柵極相接，P1、N1、N3和N4的漏極相接作為電路的輸出端BC。