[發明專利]嵌入式元件封裝結構的制作方法有效
| 申請號: | 201410647596.4 | 申請日: | 2014-11-14 |
| 公開(公告)號: | CN105655258B | 公開(公告)日: | 2018-07-13 |
| 發明(設計)人: | 余丞博;陳盈儒 | 申請(專利權)人: | 欣興電子股份有限公司 |
| 主分類號: | H01L21/48 | 分類號: | H01L21/48;H01L21/58;H01L21/60 |
| 代理公司: | 北京同立鈞成知識產權代理有限公司 11205 | 代理人: | 馬雯雯;臧建明 |
| 地址: | 中國臺灣桃園縣*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 對位柱 堆疊元件 線路基板 對位孔 載板 嵌入式元件 封裝結構 介電層 開口 模塊設置 導通孔 貫穿 制作 嵌入 對準 | ||
本發明提供一種嵌入式元件封裝結構的制作方法,其包括以下步驟。提供載板。載板的其中一個表面具有至少兩對位柱。將堆疊元件模塊設置在具有前述至少兩對位柱的表面上,其中堆疊元件模塊位于前述至少兩對位柱之間。提供線路基板。線路基板包括第一介電層,其中第一介電層具有至少兩對位孔以及貫穿開口及至少一導通孔。使各個對位柱對準于對應的對位孔,并將線路基板設置在載板上,以令各個對位柱嵌入對應的對位孔,且堆疊元件模塊埋設在貫穿開口內。
技術領域
本發明是有關于一種封裝結構的制作方法,且特別是有關于一種嵌入式元件封裝結構的制作方法。
背景技術
一般而言,線路基板主要是由多層經過圖案化的線路層(patterned circuitlayer)以及介電層(dielectric layer)交替疊合所構成。其中,圖案化線路層是由銅箔層(copper foil)經過微影與腐蝕加工定義形成,而介電層配置在圖案化線路層之間,用以隔離圖案化線路層。此外,相疊的圖案化線路層之間是通過貫穿介電層的鍍通孔(PlatingThrough Hole,簡稱:PTH)或導電孔道(conductive via)而彼此電性連接。最后,在線路基板的表面配置各種電子元件(例如,主動元件或被動元件),并通過內部線路的電路設計而達到電子信號傳遞(electrical signal propagation)的目的。
然而,隨著市場對于電子產品需具有輕薄短小且攜帶方便的需求,因此在目前的電子產品中,是將原先焊接在線路基板上的電子元件設計為可埋設在線路基板內部的嵌入式元件,如此可以增加基板表面的布局面積,以達到電子產品薄型化的目的。在現有嵌入式元件封裝結構的制作過程中,通常是先在介電層形成通孔或盲孔,再將單一個元件內埋在前述通孔或盲孔。因此,在使多個元件內埋在同一層介電層或不同層介電層時,需反復進行形成通孔或盲孔在介電層以及將元件內埋在前述通孔或盲孔等步驟,不僅制作流程復雜,亦會造成材料的耗費。此外,內埋元件與前述通孔或盲孔的內側壁仍存在間隙,前述間隙不但容易影響壓合時基板與內埋元件的結合性,也會影響壓合時內埋元件與接點對位時的準確度。
發明內容
本發明提供一種嵌入式元件封裝結構的制作方法,具有簡易的制作流程,并能降低制作成本及提高制作良率。
本發明提出一種嵌入式元件封裝結構的制作方法,其包括以下步驟。首先,提供具有相對兩表面的載板。載板具有位于其中一個表面上的至少兩對位柱。將堆疊元件模塊設置在具有前述至少兩對位柱的表面上,其中堆疊元件模塊位于前述至少兩對位柱之間。接著,提供線路基板。線路基板包括第一介電層,其中第一介電層具有相對的第一表面與第二表面、位于第二表面的至少兩對位孔以及貫穿第一表面與第二表面的貫穿開口及至少一導通孔。之后,使各個對位柱對準于對應的對位孔,并將線路基板設置在載板上,以令各個對位柱嵌入對應的對位孔,且堆疊元件模塊埋設在貫穿開口內。
在本發明的一實施例中,上述的堆疊元件的制作方法包括以下步驟。a、提供核心板,包括核心介電層與位于核心介電層上的核心金屬層。b、圖案化核心金屬層以形成核心線路層,并形成多個貫孔在核心介電層。c、形成膠層于核心介電層上,其中膠層與核心線路層位于核心介電層的相對兩側,且膠層覆蓋這些貫孔。d、將多個元件分別設置在這些貫孔內,且由膠層所固定。e、形成增層結構在核心介電層上,并覆蓋核心線路層、這些貫孔及這些元件。接著,重復上述步驟a至e,以分別形成第一封裝體與第二封裝體。之后,利用第一封裝體與第二封裝體形成多個堆疊元件。
在本發明的一實施例中,上述的利用第一封裝體與第二封裝體以形成多個堆疊元件的制作方法包括以下步驟。首先,單體化第一封裝體以形成多個第一封裝單元。接著,單體化第二封裝體以形成多個第二封裝單元。接著,翻轉這些第二封裝單元,使各個第二封裝單元的膠層朝向對應的第一封裝單元的膠層。之后,移除各個第二封裝單元的膠層,并使各個第一封裝單元疊置在對應的第二封裝單元上,其中各個第一封裝單元的膠層連接對應的第二封裝單元的核心介電層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于欣興電子股份有限公司,未經欣興電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410647596.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:DRAM不良晶粒的回收再利用方法
- 下一篇:一種提高閃存存儲性能的方法和裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





