[發明專利]一種大功率PIN器件硅外延片的制造方法

有效

• 申請號: 201410643082.1
• 申請日: 2014-11-13
• 公開（公告）號: CN104409345B
• 公開（公告）日: 2018-02-02
• 發明（設計）人: 金龍;李國鵬;譚衛東
• 申請（專利權）人: 南京國盛電子有限公司
• 主分類號: H01L21/329
• 分類號: H01L21/329
• 代理公司: 南京知識律師事務所32207
• 代理人: 張蘇沛

技術領域

本發明涉及半導體硅材料領域的硅外延片，具體而言，是關于一種大功率PIN器件硅外延片的制造方法。

背景技術

PIN二極管(positive-intrinsic-negative diode，縮寫為PIN diode)，是在兩種半導體之間的PN結，或者半導體與金屬之間的結的鄰近區域，吸收光輻射而產生光電流的一種光檢測器。普通的二極管由PN結組成，在P和N半導體材料之間加入一薄層低摻雜的本征(Intrinsic)半導體層，組成的這種P-I-N結構的二極管就是PIN器件。PIN器件是廣泛應用于微波、電力和光電領域中的一種常見半導體器件，在微波領域中多用作微波開關、微波衰減器、微波限幅器、數字移相器等；在電力領域中多用作大功率整流管等；在光電領域中多用作光電檢測器等等。

眾所周知，在重摻As襯底上淀積極低濃度的外延層是極其困難的。目前國際上一般采用低壓低溫外延生長和等離子體增強化學汽相淀積，但這種方法設備復雜、價格昂貴，在一定條件下限制其使用范圍，而且低壓淀積時生長速率較慢，不適用于生長5μm以上的外延層。外延生長工藝是一種在單晶襯底的表面上淀積一個單晶薄層的方法，由于對雜質濃度有良好的控制以及能獲得晶體的完整性，氣相外延得到了最廣泛的應用。

在重摻As襯底上進行輕摻雜外延層的生長，理想的外延層與襯底的過渡區是陡峭的。然而在實際生長過程中，由于雜質原子由高濃度襯底向外延層的固態擴散和在外延前的HCl腐蝕、H₂處理和外延生長時的高溫，使重摻襯底片的雜質原子從正面、邊緣和背面從由固相蒸發到反應室的氣相中，雖經大流量氣體吹除，仍有部分雜質留在襯底表面的滯留層內，在外延生長時進入外延層形成氣相自摻雜，致使襯底與外延層界面雜質濃度過高，造成過渡區加寬，從而減少外延層的有效厚度。同時氣相自摻雜對外延層表面徑向電阻率分布的均勻性產生很大的影響，使外延片中心電阻率高，邊緣電阻率低，制成器件時其擊穿電壓Vbc是中間大邊緣小，造成擊穿電壓和串聯電阻的不均勻。

發明內容

針對現有技術中存在的問題，依據外延工藝自摻雜效應的產生機理、抑制方法以及固態擴散理論，本發明提出了一種新型的硅外延工藝技術，與常規外延方法相比較，其技術特點如下：長時間小流量氣體腐蝕，使石墨基座表面的多晶硅充分轉移到襯底片背面以達到背面包封的要求；變速大流量H₂吹除外延反應室中殘余的雜質原子；使用低溫低速率生長條件，減少固相和氣相自摻雜的影響。

本發明的技術方案如下：

a.為滿足大功率PIN器件的設計要求，選用重摻As的N型<100>拋光片，電阻率≤0.003Ω·cm，在15mm×15mm的局部平整度≤1.5mm，背面無背封氧化層；

b.外延生長之前，石墨基座必須進行HCl高溫處理，去除基座上殘余的反應物，并淀積—層高純多晶硅；

c.為了得到外延前潔凈的表面和石墨基座上高純多晶硅充分轉移到襯底片背面，適當增加氣體腐蝕時間，在1130-1150℃，選擇合適的HCl流量3～4L/min，氣體腐蝕時間20min，氣體腐蝕結束后，溫度降至900℃，采用H₂流量由320slm→100slm→320slm交替變速吹除10min，以排除外延反應室中殘余的雜質，減小外延生長中的自摻雜效應；

d.外延生長工藝：綜合考慮自摻雜，晶格質量、表面濃度控制及生產效率等因素，選擇適當的雙層外延工藝條件，硅源采用超高純三氯氫硅(TCS)，第一層純度外延層，生長溫度1000～1020℃，生長速率0.3～0.5μm/min，第二步生長溫度1030～1050℃，生長速率為0.3～0.5μm/min，按照外延層技術要求選擇適當的摻雜源流量和生長時間。

本發明“一種大功率PIN管用硅外延片的制造方法”，采用獨特的HCl氣體腐蝕工藝、背面包封工藝以及變溫變速大流量H₂吹掃，最大限度的減少氣相自摻雜的效應；雙層外延生長，減小襯底的雜質向外延層擴散，從而減少過渡區寬度，提高器件的擊穿電壓和降低飽和壓降，保證器件的性能和成品率。

具體實施方式

以下通過具體實施例對本發明進行詳細地說明：