[發明專利]一種改善直接鎖相調頻發射器FSK調制特性的數字處理裝置

有效

• 申請號: 201410627434.4
• 申請日: 2014-11-10
• 公開（公告）號: CN104468442B
• 公開（公告）日: 2018-01-05
• 發明（設計）人: 孫文友;段哲民;祝小平;宋祖勛;胡永紅;張小林
• 申請（專利權）人: 西北工業大學
• 主分類號: H04L27/12
• 分類號: H04L27/12;H04L25/03;H03L7/08
• 代理公司: 西北工業大學專利中心61204
• 代理人: 顧潮琪

1.一種改善直接鎖相調頻發射器FSK調制特性的數字處理裝置，包括濾波緩沖模塊、倍頻模塊和編碼模塊，其特征在于：所述的濾波緩沖模塊接收外部數字基帶信號時鐘fs和外部數字基帶信號，經移位寄存器濾波緩存后分別輸出至倍頻模塊和編碼模塊；所述的倍頻模塊接收濾波緩沖模塊濾波后的時鐘，經倍頻模塊內鎖相環倍頻后輸出倍頻后的時鐘nfs至編碼模塊；所述的編碼模塊接收濾波緩沖模塊濾波后的數字基帶信號，輸出編碼后的數字基帶信號至直接鎖相調頻發射器中壓控振蕩器的電壓調諧端，實現FSK調制；所述的編碼模塊通過兩組碼長為n的已知序列對外部數字基帶信號的0或1進行編碼，編碼后的數字基帶信號的碼率為nfs，且滿足其中，f_PLL為在鎖相環環路相位裕量45°時直接鎖相調頻發射器環路濾波器帶寬，m為兩組碼長為n的已知序列的連接組合后，其內最長的連0或連1碼元個數和。

2.根據權利要求1所述的改善直接鎖相調頻發射器FSK調制特性的數字處理裝置，其特征在于：所述的濾波緩沖模塊、倍頻模塊和編碼模塊集成在FPGA芯片內部。