[發(fā)明專利]半導體結構及其制作方法

有效

• 申請?zhí)枺?/td>: 201410617923.1
• 申請日: 2014-11-05
• 公開（公告）號: CN105633152B
• 公開（公告）日: 2019-12-10
• 發(fā)明（設計）人: 李鎮(zhèn)全;呂水煙;吳彥良
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 11105 北京市柳沈律師事務所
• 代理人: 陳小雯

本發(fā)明提供一種半導體結構及其制作方法，該半導體結構包含有一基底，該基底上具有一鰭狀結構，一柵極結構，跨越于部分該鰭狀結構上，其中該鰭狀結構被該柵極結構覆蓋的頂面定義為一第一頂面，該鰭狀結構未被該柵極結構覆蓋的頂面定義為一第二頂面，且該第一頂面高于該第二頂面，以及一間隙壁，覆蓋部分該柵極結構的側壁，該間隙壁包含有一內間隙壁以及一覆蓋于該內間隙壁外表面的外間隙壁，其中該外間隙壁還直接接觸該鰭狀結構的第二頂面。

技術領域

本發(fā)明涉及一種半導體制作工藝，特別涉及一種在內間隙壁形成之后，額外對鰭狀結構進行一縮減步驟，之后才形成外間隙壁，以保護鰭狀結構與柵極結構的半導體制作工藝。

背景技術

為了能增加半導體結構的載流子遷移率，可以選擇對于柵極通道施加壓縮應力或是伸張應力。舉例來說，若需要施加的是壓縮應力，現有技術常利用選擇性外延成長(selective epitaxial growth,SEG)技術于一硅基底內形成晶格排列與該硅基底相同之外延結構，例如硅鍺(silicon germanium，SiGe)外延結構。利用硅鍺外延結構的晶格常數(lattice constant)大于該硅基底晶格的特點，對P型金屬氧化物半導體晶體管的通道區(qū)產生應力，增加通道區(qū)的載流子遷移率(carrier mobility)，并用于增加金屬氧化物半導體晶體管的速度。反之，若是N型半導體晶體管則可選擇于硅基底內形成硅碳(siliconcarbide,SiC)外延結構，對柵極通道區(qū)產生伸張應力。

前述方法雖然可以有效提升通道區(qū)的載流子遷移率，卻導致整體制作工藝的復雜度以及制作工藝控制的難度，尤其是在半導體元件尺寸持續(xù)縮小的趨勢下，容易因為制作過程產生的缺失，造成漏電流增加并損及元件的品質及效能。

發(fā)明內容

本發(fā)明提供一種半導體結構，包含有一基底，該基底上具有一鰭狀結構，一柵極結構，跨越于部分該鰭狀結構上，其中該鰭狀結構被該柵極結構覆蓋的頂面定義為一第一頂面，該鰭狀結構未被該柵極結構覆蓋的頂面定義為一第二頂面，且該第一頂面高于該第二頂面，以及一間隙壁，覆蓋于該鰭狀結構的第二頂面以及側壁，以及覆蓋部分該柵極結構的側壁。

本發(fā)明還提供一種半導體結構的制作方法，至少包含以下步驟：首先，提供一基底，基底上有一鰭狀結構，并有一柵極結構跨越該鰭狀結構，一內間隙壁形成于該柵極結構的兩側壁，此外該內間隙壁還部分覆蓋該鰭狀結構的一頂面上以及部分側壁，接著，對該鰭狀結構進行一縮減步驟，部分移除該鰭狀結構的頂面以及側壁，其中，縮減后的該鰭狀結構，未被該柵極結構覆蓋的頂面定義為一第二頂面，并產生一空隙位于該第二頂面以及該內間隙壁的一底面之間，然后形成一外間隙壁，至少覆蓋于該第二頂面上以及該空隙中。

本發(fā)明的特征在于，在內間隙壁形成之后，額外對鰭狀結構進行一縮減步驟，因此未被柵極結構覆蓋的鰭狀結構，其寬度與高度都縮小，也因此在內間隙壁的正下方產生一空隙，而后續(xù)形成的外間隙壁則填入空隙中，并且直接接觸鰭狀結構的側壁。如此一來，可有效保護鰭狀結構本體與柵極結構，避免受到后續(xù)其他制作工藝的破壞，例如后續(xù)外延制作工藝所包含的預清洗步驟等，進而影響半導體結構的品質。

附圖說明

圖1～圖8為本發(fā)明的半導體結構的立體結構示意圖；

圖5A為圖5中沿著剖面線A-A’所得的半導體結構剖視圖；

圖6A為圖6中沿著剖面線B-B’所得的半導體結構剖視圖；

圖7A為圖7中沿著剖面線C-C’所得的半導體結構剖視圖。

主要元件符號說明

100 基底

102 鰭狀結構

104 絕緣層

106 柵極結構

108 柵極介電層