[發明專利]數據總線寬度不相等的雙口RAM讀寫與仲裁控制器

在審

• 申請號: 201410616190.X
• 申請日: 2014-11-05
• 公開（公告）號: CN104407996A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 余玲;蔡啟仲;李克儉;謝友慧;梁錫鉛;姚江云;梁喜幸
• 申請（專利權）人: 廣西科技大學鹿山學院;廣西科技大學
• 主分類號: G06F13/18
• 分類號: G06F13/18
• 代理公司: 柳州市榮久專利商標事務所(普通合伙) 45113
• 代理人: 張榮玖

技術領域

本發明涉及一種數據總線寬度不相等的雙口RAM讀寫與仲裁控制器，尤其涉及一種基于FPGA并行處理的特點，應用FPGA設計硬連接電路組成的數據總線寬度不相等的雙口RAM讀寫與仲裁控制器。

背景技術

雙口RAM是一個具有仲裁功能的兩個讀寫端口的存儲器，兩個端口具有完全獨立的數據總線、地址總線和讀寫控制線，并允許兩個端口同時對雙口RAM進行隨機性的訪問，其特點是對數據的存儲共享和兩個端口同時對同一地址存儲單元的讀寫訪問的仲裁；目前雙口RAM芯片的數據總線寬度通常為16或8位，兩個端口的數據和地址的寬度都相等；對于數據總線寬度相差2倍的兩個微處理器應用系統通過雙口RAM實現數據交換，需要選用2片雙口RAM芯片，仲裁是針對數據寬度相等的雙口RAM的讀寫訪問仲裁，數據總線寬度窄的微處理器應用系統與雙口RAM芯片的一個讀寫端口連接需要增加相應的數據接口電路，其技術方案通常是增加4個鎖存器，寫入雙口RAM的數據時，首先分時寫入低位數據和高位數據到2個寫入鎖存器予以鎖存組成2倍寬度的數據，然后再將2個寫入鎖存器的數據寫入雙口RAM，讀出雙口RAM的數據時，首先分時讀入低位數據和高位數據到2個讀入鎖存器予以鎖存，然后再按照低位數據和高位數據分時讀入微處理器，這樣訪問一次雙口RAM需要進行三次或四次分時操作；另一方面，雙口RAM芯片的容量是固定的，而在實際應用中會出現存儲容量資源浪費的情況；應用FPGA雙口RAM的IP核，可以選用具有仲裁功能或無有仲裁功能的雙口RAM的IP核，其數據寬度和存儲容量可以根據需要重構確定，但兩個端口的數據和地址的寬度也是相等的，對于數據總線寬度相差2倍的兩個微處理器應用系統通過雙口RAM實現數據交換，能夠解決存儲容量資源浪費的問題，但同樣也會出現上述訪問雙口RAM需要進行三次或四次分時操作，數據總線寬度窄的微處理器與雙口RAM芯片的一個讀寫端口連接也需要增加相應的數據接口電路的問題。

發明內容

本發明的目的在于應用FPGA設計硬連接電路，提供一種能夠實現并行處理的“數據總線寬度不相等的雙口RAM讀寫與仲裁控制器”；該控制器能夠實現數據總線寬度不相等的雙口RAM的兩個讀寫端口同時對不同存儲單元的隨機讀寫訪問，同時對同一存儲單元的讀操作；該控制器根據A讀寫端口連接的n位系統的地址總線的最低位ABA[0]的狀態確定是對低n位雙口RAM還是高n位雙口RAM進行讀或寫操作，達到分時兩次就完成讀或寫低n位和高n位存儲單元的目的，B讀寫端口一次完成2n位存儲單元的讀寫操作；以解決上述已有技術存在的問題：即：訪問數據總線寬度不相等的雙口RAM需要進行三次或四次分時操作，數據總線寬度窄的微處理器與雙口RAM芯片的一個讀寫端口連接也需要增加相應的數據接口電路的問題。

解決上述技術問題的技術方案是：?一種數據總線寬度不相等的雙口RAM讀寫與仲裁控制器，包括雙口RAM、A讀寫端口控制模塊、A讀寫端口低n位與B讀寫端口仲裁模塊和A讀寫端口高n位與B讀寫端口仲裁模塊；

所述數據總線寬度不相等的雙口RAM讀寫與仲裁控制器具有n位A讀寫端口和2n位B讀寫端口，n位A讀寫端口以下稱為A讀寫端口，2n位B讀寫端口稱為B讀寫端口；A讀寫端口與n位系統的總線連接，B讀寫端口與2n位系統的總線連接；

所述雙口RAM分別與A讀寫端口控制模塊、A讀寫端口低n位與B讀寫端口仲裁模塊和A讀寫端口高n位與B讀寫端口仲裁模塊連接；

所述A讀寫端口控制模塊還和A讀寫端口低n位與B讀寫端口仲裁模塊和A讀寫端口高n位與B讀寫端口仲裁模塊連接；

所述A讀寫端口低n位與B讀寫端口仲裁模塊還和A讀寫端口高n位與B讀寫端口仲裁模塊連接；

所述雙口RAM包括低n位雙口RAM和高n位雙口RAM，雙口RAM具有A端口和B端口；A讀寫端口分時兩次完成所述雙口RAM的A端口的1個存儲單元的2n位數據的讀或寫，先低n位數據的讀或寫，后高n位數據的讀或寫；B讀寫端口一次完成所述雙口RAM的B端口的1個存儲單元的2n位數據的讀或寫；

所述低n位雙口RAM的A端口寫信號WRA_1輸入端和A讀寫端口低n位與B讀寫端口仲裁模塊連接；A端口讀信號RDA_1輸入端和A讀寫端口低n位與B讀寫端口仲裁模塊連接；低n位雙口RAM的片選使能信號CA1輸入端與A讀寫端口控制模塊連接；低n位DBA數據端與A讀寫端口控制模塊連接；ABA[m:1]地址輸入端與n位系統地址總線ABA[m:0]?的第m根到第1根地址線連接；