[發明專利]數據總線寬度不相等的雙口RAM讀寫與仲裁控制器

在審

• 申請號: 201410616190.X
• 申請日: 2014-11-05
• 公開（公告）號: CN104407996A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 余玲;蔡啟仲;李克儉;謝友慧;梁錫鉛;姚江云;梁喜幸
• 申請（專利權）人: 廣西科技大學鹿山學院;廣西科技大學
• 主分類號: G06F13/18
• 分類號: G06F13/18
• 代理公司: 柳州市榮久專利商標事務所(普通合伙) 45113
• 代理人: 張榮玖

1.一種數據總線寬度不相等的雙口RAM讀寫與仲裁控制器，其特征在于：該控制器包括雙口RAM（Ⅰ）、A讀寫端口控制模塊（Ⅱ）、A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）和A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）；

所述數據總線寬度不相等的雙口RAM讀寫與仲裁控制器具有n位A讀寫端口和2n位B讀寫端口，n位A讀寫端口以下稱為A讀寫端口，2n位B讀寫端口稱為B讀寫端口；A讀寫端口與n位系統的總線連接，B讀寫端口與2n位系統的總線連接；

所述雙口RAM（Ⅰ）分別與A讀寫端口控制模塊（Ⅱ）、A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）和A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）連接；

所述A讀寫端口控制模塊（Ⅱ）還和A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）和A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）連接；

所述A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）還和A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）連接；

所述雙口RAM（Ⅰ）包括低n位雙口RAM（1）和高n位雙口RAM（2），雙口RAM（Ⅰ）具有A端口和B端口；A讀寫端口分時兩次完成所述雙口RAM（Ⅰ）的A端口的1個存儲單元的2n位數據的讀或寫，先低n位數據的讀或寫，后高n位數據的讀或寫；B讀寫端口一次完成所述雙口RAM（Ⅰ）的B端口的1個存儲單元的2n位數據的讀或寫；

所述低n位雙口RAM（1）的A端口寫信號WRA_1輸入端和A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）連接；A端口讀信號RDA_1輸入端和A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）連接；低n位雙口RAM（1）的片選使能信號CA1輸入端與A讀寫端口控制模塊（Ⅱ）連接；低n位DBA數據端與A讀寫端口控制模塊（Ⅱ）連接；ABA[m:1]地址輸入端與n位系統地址總線ABA[m:0]的第m根到第1根地址線連接；

所述高n位雙口RAM（2）的A端口寫信號WRA_1輸入端和A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）連接；A端口讀信號RDA_1輸入端和A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）連接；高n位雙口RAM（2）的片選使能信號CA2輸入端與A讀寫端口控制模塊（Ⅱ）連接；高n位DBA數據端與A讀寫端口控制模塊（Ⅱ）連接；ABA[m:1]地址輸入端與n位系統地址總線ABA[m:0]的第m根到第1根地址線連接；

所述低n位雙口RAM（1）的B端口寫信號WRB_1輸入端和A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）連接；B端口讀信號RDB_1輸入端和A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）連接；低n位雙口RAM（1）的片選使能信號CB輸入端與2n位系統總線片選使能信號CB線連接；低n位DBB[n-1:0]數據端與2n位系統數據總線DBB[2n-1:0]的第n-1根到第0根的DBB[n-1:0]數據線連接；ABB[m-1:0]地址輸入端與2n位系統地址總線ABB[m-1:0]連接；

所述高n位雙口RAM（2）的B端口寫信號WRB_1輸入端和A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）連接；B端口讀信號RDB_1輸入端和A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）連接；高n位雙口RAM（2）的片選使能信號CB輸入端與2n位系統總線片選使能信號CB線連接；高n位DBB[2n-1:n]數據端與2n位系統數據總線DBB[2n-1:0]的第2n-1根到第n根的DBB[2n-1:n]數據線連接；ABB[m-1:0]地址輸入端與2n位系統地址總線ABB[m-1:0]連接；

所述A讀寫端口控制模塊（Ⅱ）根據n位系統地址總線的最低位ABA[0]地址線的狀態確定是對低n位雙口RAM（1）的A端口還是高n位雙口RAM（2）的A端口進行讀或寫操作控制；

所述A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）根據n位系統地址總線ABA[m:1]的地址值和2n位系統地址總線ABB[m-1:0]的地址值是否相等，如果相等，繼續進行已在執行的讀寫操作，封鎖待執行的讀寫操作，并發送忙信號；如果相等且A讀寫端口低n位與B讀寫端口的讀或寫信號同時發生或A讀寫端口低n位正在執行讀或寫操作，則A讀寫端口低n位執行讀寫操作，封鎖B讀寫端口的讀寫操作，并發送B讀寫端口忙信號BusyB_11；如果相等且B讀寫端口正在執行讀或寫操作，則B讀寫端口低n位執行讀寫操作，封鎖A讀寫端口的讀寫操作，并發送A讀寫端口忙信號BusyA；

所述A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）在n位系統地址總線ABA[m:1]的地址值和2n位系統地址總線ABB[m-1:0]的地址值相等時，A讀寫端口高n位讀或寫信號有效時，執行A讀寫端口高n位的讀寫操作，封鎖B讀寫端口的讀寫操作，發送B讀寫端口忙信號BusyB_1和B讀寫端口忙信號BusyB_2；

所述A讀寫端口低n位與B讀寫端口仲裁模塊（Ⅲ）和A讀寫端口高n位與B讀寫端口仲裁模塊（Ⅳ）對A讀寫端口和B讀寫端口對同一存儲單元的讀操作不進行仲裁；

上述m、n的取值范圍是：n為8、16、32或64，m為2的任意整數的冪次方。