[發明專利]半導體封裝工藝

有效

• 申請號: 201410609902.5
• 申請日: 2014-11-03
• 公開（公告）號: CN104505346A
• 公開（公告）日: 2015-04-08
• 發明（設計）人: 石磊
• 申請（專利權）人: 南通富士通微電子股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/60
• 代理公司: 北京志霖恒遠知識產權代理事務所(普通合伙)11435
• 代理人: 孟阿妮;郭棟梁

技術領域

本發明涉及半導體封裝技術，尤其涉及一種半導體封裝工藝

背景技術

在現有技術，如PQFN(Punch?Quad?Flat?No-lead)四邊扁平無引腳封裝、PDFN(Punch?Dual?Flat?No-lead)兩邊扁平無引腳封裝、SON(Small-Outline?No?Lead)小型表面貼片式無引腳封裝等，封裝單元矩陣式排列于引線框架上，封裝單元間通過框架上的連筋連接在一起，產品在電鍍工序后再通過沖切的方式切除連筋進而使封裝單元獨立開來，切割面即為裸露的框架基材面。在將封裝體焊接到主板的過程中，由于切割面裸露，因此無法與焊料(如含有錫的焊料)結合，使得封裝體與主板間僅能通過地面進行焊接互聯，焊接牢度較差。

發明內容

在下文中給出關于本發明的簡要概述，以便提供關于本發明的某些方面的基本理解。應當理解，這個概述并不是關于本發明的窮舉性概述。它并不是意圖確定本發明的關鍵或重要部分，也不是意圖限定本發明的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細描述的前序。

本發明提供一種半導體封裝工藝，包括：將芯片與連接在封裝框架上的引腳連接；塑封所述芯片與所述引腳，并且將所述引腳的末端露出；對所述引腳露出的末端第一次電鍍，形成外周電鍍層，然后切斷所述引腳與連筋之間的連接；對所述引腳第二次電鍍，在切斷所述引腳與所述連筋的連接后形成的切斷面上形成斷面電鍍層；切斷與所述引腳連接的第二導電架。

本發明至少一個有益效果是，對引腳進行兩次電鍍，使引腳的切割面也能被電鍍，從而使后續焊接時增加焊接的牢靠程度。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明半導體封裝工藝的流程圖；

圖2為本發明半導體封裝工藝另一種實施方式的流程圖；

圖3為本發明半導體封裝工藝中安裝芯片的示意圖；

圖4為圖3的A-A剖面圖；

圖5為本發明半導體封裝工藝中塑封芯片與引腳的示意圖；

圖6為圖5的B-B剖面圖；

圖7為本發明半導體封裝工藝中第一次電鍍的示意圖；

圖8為本發明工藝中切斷引腳與連筋之間連接的示意圖；

圖9為圖8的C-C剖面圖；

圖10為本發明半導體封裝工藝中第二次電鍍的示意圖；

圖11為本發明工藝中切斷與引腳連接的第二導電架的示意圖；

圖12為圖11的D-D剖面圖；

圖13為為本發明半導體封裝工藝中所使用的半導體封裝框架的結構的一種示意圖；

圖14為為本發明半導體封裝工藝中所使用的半導體封裝框架的結構的另一種示意圖。

附圖標記：

2-芯片；3-連接線；4-塑封膜；5-引腳；7-基島；11-第一邊框；

12-第二邊框；13-第一連筋；14-第二連筋；16-導電架；81-外周電鍍層；82-斷面電鍍層。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。在本發明的一個附圖或一種實施方式中描述的元素和特征可以與一個或更多個其它附圖或實施方式中示出的元素和特征相結合。應當注意，為了清楚的目的，附圖和說明中省略了與本發明無關的、本領域普通技術人員已知的部件和處理的表示和描述。基于本發明中的實施例，本領域普通技術人員在沒有付出創造性勞動的前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

在本發明以下各實施例中，實施例的序號和/或先后順序僅僅便于描述，不代表實施例的優劣。對各個實施例的描述都各有側重，某個實施例中沒有詳述的部分，可以參見其他實施例的相關描述。