[發明專利]鎖存器和分頻器

有效

• 申請號: 201410608708.5
• 申請日: 2014-10-31
• 公開（公告）號: CN105634465B
• 公開（公告）日: 2019-02-01
• 發明（設計）人: 吳毅強
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: H03K19/0944
• 分類號: H03K19/0944;H03K21/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 潘彥君;駱蘇華

1.一種鎖存器，其特征在于，包括耦接于電源和地線之間的第一邏輯單元、與所述第一邏輯單元結構對稱的第二邏輯單元，以及輸入前饋控制單元，其中：

所述第一邏輯單元具有第一控制端、第一輸入端和第一輸出端；

所述第二邏輯單元具有第二控制端、第二輸入端和第二輸出端；

所述輸入前饋控制單元，適于根據輸入所述第一輸入端和第二輸入端的輸入信號，控制所述第一邏輯單元或者所述第二邏輯單元中電流通路的關閉；所述輸入前饋控制單元包括第一控制子單元和第二控制子單元中至少一種，其中：所述第一控制子單元，適于當所述第一輸入端和所述第二輸入端輸入的信號分別為低電平和高電平時，關閉所述第一邏輯單元中的電流通路；所述第二控制子單元，適于當所述第一輸入端和所述第二輸入端輸入的信號分別為高電平和低電平時，關閉所述第二邏輯單元中的電流通路。

2.根據權利要求1所述的鎖存器，其特征在于，所述第一邏輯單元包括第一晶體管、第三晶體管和第五晶體管；所述第二邏輯單元包括第二晶體管、第四晶體管和第六晶體管；所述輸入前饋控制單元包括：所述第一控制子單元；所述第一控制子單元包括第七晶體管，所述第七晶體管為NMOS管，其中：

所述第一晶體管和所述第二晶體管的源端分別與地線耦接；所述第一晶體管和所述第二晶體管的柵端分別與所述第一控制端和所述第二控制端耦接；所述第一晶體管的漏端與所述第七晶體管的源端耦接；所述第七晶體管的漏端與所述第三晶體管和所述第五晶體管的漏端，以及所述第一輸出端和所述第四晶體管的柵端耦接；所述第七晶體管的柵端與所述第一輸入端耦接；所述第二晶體管的漏端分別與所述第四晶體管和所述第六晶體管的漏端，以及所述第二輸出端和所述第三晶體管的柵端耦接，所述第三晶體管、所述第四晶體管、第五晶體管和所述第六晶體管的源端與電源耦接。

3.根據權利要求1所述的鎖存器，其特征在于，所述第一邏輯單元包括第一晶體管、第三晶體管和第五晶體管；所述第二邏輯單元包括第二晶體管、第四晶體管和第六晶體管；所述輸入前饋控制單元包括：所述第一控制子單元；所述第一控制子單元包括第七晶體管及第八晶體管，所述第七晶體管及第八晶體管均為NMOS管，其中：

所述第一晶體管和所述第二晶體管的源端分別與地線耦接；所述第一晶體管和所述第二晶體管的柵端分別與所述第一控制端和所述第二控制端耦接；所述第一晶體管的漏端與所述第七晶體管的源端耦接；所述第七晶體管的漏端與所述第三晶體管和所述第五晶體管的漏端，以及所述第一輸出端和所述第四晶體管的柵端耦接；所述第七晶體管的柵端與所述第一輸入端耦接；所述第八晶體管的漏端分別與所述第四晶體管和所述第六晶體管的漏端，以及所述第二輸出端和所述第三晶體管的柵端耦接；所述第八晶體管的源端與所述第二晶體管的漏端耦接，柵端與所述第二輸入端耦接；所述第三晶體管、所述第四晶體管、第五晶體管和所述第六晶體管的源端與電源耦接。

4.根據權利要求3所述的鎖存器，其特征在于，所述第七晶體管和所述第八晶體管的源端耦接在一起。

5.根據權利要求1所述的鎖存器，其特征在于，所述第一邏輯單元包括第一晶體管、第三晶體管和第五晶體管；所述第二邏輯單元包括第二晶體管、第四晶體管和第六晶體管；所述輸入前饋控制單元包括：所述第一控制子單元；所述第一控制子單元包括第七晶體管，所述第七晶體管為NMOS管，其中：

所述第七晶體管的源端與所述地線耦接，柵端與所述第一輸入端耦接，漏端與所述第一晶體管的源端耦接；

所述第一晶體管和所述第二晶體管的柵端分別與所述第一控制端和所述第二控制端耦接；所述第一晶體管的漏端與所述第三晶體管和所述第五晶體管的漏端，以及所述第一輸出端和所述第四晶體管的柵端耦接；

所述第二晶體管的漏端分別與所述第四晶體管和所述第六晶體管的漏端，以及所述第二輸出端和所述第三晶體管的柵端耦接；

所述第二晶體管的源端與地線耦接。