[發(fā)明專利]基于FPGA的全數(shù)字自然采樣SPWM控制方法及系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201410605794.4
• 申請(qǐng)日: 2014-10-31
• 公開(kāi)（公告）號(hào): CN104333256A
• 公開(kāi)（公告）日: 2015-02-04
• 發(fā)明（設(shè)計(jì)）人: 劉健;張?zhí)?/a>;曾華;唐偉;田兮辰;周堯;居西子
• 申請(qǐng)（專利權(quán)）人: 武漢工程大學(xué)
• 主分類號(hào): H02M7/5395
• 分類號(hào): H02M7/5395
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 許美紅

1.一種基于FPGA的全數(shù)字化電平自然采樣SPWM控制方法，其特征在于，各開(kāi)關(guān)器件的開(kāi)通關(guān)斷時(shí)間均滿足自然采樣的規(guī)則，具體控制方法包括以下步驟：

生成同步信號(hào)；

在同步信號(hào)到來(lái)之后，獲取當(dāng)前區(qū)域正弦調(diào)制波的正弦函數(shù)值；

根據(jù)正弦調(diào)制波的正弦函數(shù)值以及三角載波斜率狀態(tài)，確定當(dāng)前開(kāi)關(guān)狀態(tài)所屬的區(qū)域，不同區(qū)域的正弦調(diào)制波和三角載波斜率不同；

以FPGA的時(shí)鐘信號(hào)為基準(zhǔn)，對(duì)正弦波與三角波進(jìn)行快速的采樣和數(shù)值大小比較，并利用計(jì)數(shù)器對(duì)時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)；

當(dāng)正弦調(diào)制波與三角波大小關(guān)系發(fā)生改變時(shí)停止比較，并記錄時(shí)鐘信號(hào)個(gè)數(shù)，根據(jù)時(shí)鐘信號(hào)的個(gè)數(shù)，確定各個(gè)器件的開(kāi)通關(guān)斷時(shí)間理想值；

對(duì)該開(kāi)通關(guān)斷時(shí)間理想值進(jìn)行調(diào)整，得到實(shí)際開(kāi)通和關(guān)斷時(shí)間，以實(shí)現(xiàn)對(duì)稱死區(qū)。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟“獲取當(dāng)前區(qū)域正弦調(diào)制波的正弦函數(shù)值”具體通過(guò)查找表的方式獲取，根據(jù)系統(tǒng)所需精度，預(yù)先對(duì)正弦調(diào)制波進(jìn)行離散化取值與放大，將各點(diǎn)的角度地址與其對(duì)應(yīng)的正弦函數(shù)值以表格形式預(yù)先存儲(chǔ)在FPGA內(nèi)部的ROM單元中，當(dāng)獲取正弦調(diào)制波時(shí)，對(duì)正弦調(diào)制波進(jìn)行地址累加，并從對(duì)應(yīng)地址中讀取當(dāng)前區(qū)域正弦調(diào)制波的正弦函數(shù)值。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，三角載波利用FPGA內(nèi)部的計(jì)數(shù)器生成，計(jì)數(shù)器數(shù)值在三角載波底點(diǎn)時(shí)為0，之后累加計(jì)數(shù)，在三角載波頂點(diǎn)達(dá)到最大值，三角載波頻率為開(kāi)關(guān)頻率的2倍。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，同步信號(hào)在三角載波上升到頂點(diǎn)和下降到底點(diǎn)時(shí)產(chǎn)生，同步信號(hào)時(shí)間周期為三角波載波周期的1/2。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，SPWM的死區(qū)時(shí)間和最小脈寬大小由主電路功率器件性能參數(shù)決定。

6.根據(jù)權(quán)利要求2所述的方法，其特征在于，在對(duì)正弦調(diào)制波進(jìn)行地址累加和取值時(shí)，當(dāng)累加地址對(duì)應(yīng)的正弦波角度大于360°時(shí)，將其減去360°；在對(duì)應(yīng)的地址中取出的數(shù)值，為當(dāng)前角度下的正弦函數(shù)瞬時(shí)值。

7.一種基于FPGA的全數(shù)字化電平自然采樣SPWM控制系統(tǒng)，系統(tǒng)中各開(kāi)關(guān)器件的開(kāi)通關(guān)斷時(shí)間均滿足自然采樣的規(guī)則，其特征在于，該系統(tǒng)包括：

同步信號(hào)生成模塊，用于生成同步信號(hào)；

正弦調(diào)制波發(fā)生模塊，在同步信號(hào)到來(lái)之后，獲取當(dāng)前區(qū)域正弦調(diào)制波的正弦函數(shù)值；

三角載波生成模塊，用于生成三角載波；

開(kāi)關(guān)狀態(tài)區(qū)域確定模塊，用于根據(jù)正弦調(diào)制波的正弦函數(shù)值以及三角波斜率狀態(tài)，確定當(dāng)前開(kāi)關(guān)狀態(tài)所屬的區(qū)域，不同區(qū)域的正弦調(diào)制波和三角波斜率不同；

計(jì)數(shù)模塊，用于以FPGA的時(shí)鐘信號(hào)為基準(zhǔn)，對(duì)正弦波與三角波進(jìn)行快速的采樣和數(shù)值大小比較，并利用計(jì)數(shù)器對(duì)時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)；

開(kāi)通關(guān)斷時(shí)間理想值確定模塊，用于當(dāng)正弦調(diào)制波與三角波大小關(guān)系發(fā)生改變時(shí)停止比較，并記錄時(shí)鐘信號(hào)個(gè)數(shù)，根據(jù)時(shí)鐘信號(hào)的個(gè)數(shù)，確定各個(gè)器件的開(kāi)通關(guān)斷時(shí)間理想值；

開(kāi)通關(guān)斷時(shí)間調(diào)整模塊，用于對(duì)該開(kāi)通關(guān)斷時(shí)間理想值進(jìn)行調(diào)整，得到實(shí)際開(kāi)通和關(guān)斷時(shí)間，以實(shí)現(xiàn)對(duì)稱死區(qū)。

8.根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述正弦調(diào)制波發(fā)生模塊通過(guò)查找表的方式獲取正弦調(diào)制波，具體為根據(jù)系統(tǒng)所需精度，預(yù)先對(duì)正弦調(diào)制波進(jìn)行離散化取值與放大，將各點(diǎn)的角度地址與其對(duì)應(yīng)的正弦函數(shù)值以表格形式預(yù)先存儲(chǔ)在FPGA內(nèi)部的ROM單元中。

9.根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述三角載波生成模塊為FPGA內(nèi)部的計(jì)數(shù)器，計(jì)數(shù)器數(shù)值在三角載波底點(diǎn)時(shí)為0，之后累加計(jì)數(shù)，在三角載波頂點(diǎn)達(dá)到最大值，三角載波頻率為開(kāi)關(guān)頻率的2倍。

10.根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述同步信號(hào)生成模塊用于在三角載波上升到頂點(diǎn)和下降到底點(diǎn)時(shí)產(chǎn)生同步信號(hào)，同步信號(hào)時(shí)間周期為三角波載波周期的1/2。