[發明專利]基于FPGA的全數字自然采樣SPWM控制方法及系統在審

申請號：	201410605794.4	申請日：	2014-10-31
公開（公告）號：	CN104333256A	公開（公告）日：	2015-02-04
發明（設計）人：	劉健;張號;曾華;唐偉;田兮辰;周堯;居西子	申請（專利權）人：	武漢工程大學
主分類號：	H02M7/5395	分類號：	H02M7/5395
代理公司：	湖北武漢永嘉專利代理有限公司 42102	代理人：	許美紅
地址：	430074 湖北***	國省代碼：	湖北;42
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	基于 fpga 數字自然采樣 spwm 控制方法系統
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明屬于電力電子技術領域，具體涉及基于現場可編程門陣列(Filed?Programmable?Gate?Array，FPGA)技術的全數字化三電平自然采樣正弦脈寬調制(Sine?pulse?width?modulation，SPWM)控制算法。

背景技術

近年來，大功率電力電子設備在電力系統、新能源領域、企業生產行業均得到了廣泛應用，為了提高系統輸出容量和電壓等級，多電平逆變電路應用越來越深入，其中三電平逆變電路已得到了較成熟的應用，目前在三電平SPWM控制算法方面，PWM輸出端口多達12個，由于單個處理器的PWM輸出端口數量有限，采用處理器單獨實現已不能滿足系統實際應用要求。利用FPGA實現的主要方法有如下三種形式，其特點與不足包括：

(1)離線計算好三電平SPWM對應的各個開關的時間，并儲存在FPGA內部，之后利用FPGA內部的計數器進行計數，達到設定的時間后，根據規則控制各個功率器件的開通與關斷。該方法對于頻率、幅值、相位快速變化的系統而言控制靈活性不夠，輸出波形的質量也隨之受到限制。

(2)利用微處理器與FPGA共同完成SPWM輸出，正弦波調制波信號由微處理器離散化后，通過總線傳遞給FPGA。三角載波信號在FPGA中產生。正弦調制波與三角載波在FPGA內完成比較運算，得到開關時間。該方法存在的問題之一是傳輸的數據量大，且對速度要求高。增加了微處理器的負擔，另外一點是受到外部干擾，或者程序運行異常會導致微處理器復位，這時脈寬輸出信號將中斷，導致系統運行穩定性下降。

(3)單獨采用FPGA獨立實現正弦調制波與三角波的生成。目前國內外文獻大多采用對稱規則采樣或者不對稱規則采樣方法。而在大功率場合，由于開關次數低，兩種規則采樣的輸出波形性質量，在不對稱度以及諧波含量方面性能指標均低于自然采樣的輸出波形質量。

發明內容

本發明的目的在于，提供一種三電平自然采樣SPWM控制算法，利用FPGA技術實現控制算法的全數字化，可提高輸出控制信號精確度以及輸出波形性能。

為實現本發明的目的，本發明所采用的技術方案是：

提供一種基于FPGA的全數字化電平自然采樣SPWM控制方法，各開關器件的開通關斷時間均滿足自然采樣的規則，具體控制方法包括以下步驟：

生成同步信號；

在同步信號到來之后，獲取當前區域正弦調制波的正弦函數值；

根據正弦調制波的正弦函數值以及三角載波斜率狀態，確定當前開關狀態所屬的區域，不同區域的正弦調制波和三角載波斜率不同；

以FPGA的時鐘信號為基準，對正弦波與三角波進行快速的采樣和數值大小比較，并利用計數器對時鐘信號進行計數；

當正弦調制波與三角波大小關系發生改變時停止比較，并記錄時鐘信號個數，根據時鐘信號的個數，確定各個器件的開通關斷時間理想值；

對該開通關斷時間理想值進行調整，得到實際開通和關斷時間，以實現對稱死區。

本發明所述的方法中，正弦調制波通過查找表的方式獲取，具體為根據系統所需精度，預先對正弦調制波進行離散化取值與放大，將各點的角度地址與其對應的正弦函數值以表格形式預先存儲在FPGA內部的ROM單元中。