[發明專利]一種MOSFET芯片布局結構

有效

• 申請號: 201410605123.8
• 申請日: 2014-10-31
• 公開（公告）號: CN104300001A
• 公開（公告）日: 2015-01-21
• 發明（設計）人: 白玉明;劉峰;張海濤
• 申請（專利權）人: 無錫同方微電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/41;H01L29/423
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

技術領域

本發明屬于半導體器件領域，涉及一種MOSFET芯片布局結構。

背景技術

集成電路版圖(integrated?circuit?layout)，是真實集成電路物理情況的平面幾何形狀描述。集成電路版圖是集成電路設計中最底層步驟物理設計的成果，物理設計通過布局、布線技術將邏輯綜合的成果——門級的網表轉換成物理版圖文件，這個文件包含了各個硬件單元在芯片上的形狀、面積和位置信息。版圖設計的結果必須遵守制造工藝、時序、面積、功耗等的約束。版圖設計是借助電子設計自動化工具來完成的。集成電路版圖完成后，整個集成電路設計流程基本結束。隨后，半導體加工廠會接收版圖文件，利用具體的半導體器件制造技術，來制造實際的硬件電路。

如果以標準的工業流程進行集成電路制造，即化學、熱學以及一些與光刻有關的變量可以得到精確控制，那么最終制造出的集成電路的行為在很大程度上取決于不同“幾何形狀”之間的相互連接以及位置決定。集成電路布局工程師的工作是將組成集成電路芯片的所有組件安置和連接起來，并符合預先的技術要求。通常這些技術要求包括性能、尺寸和制造可行性。在版圖圖形中，不同顏色圖形形狀可以分別代表金屬、二氧化硅或組成集成電路組件的其他半導體層。同時，版圖可以提供導體、隔離層、接觸、通孔、摻雜注入層等方面的信息。

生成的版圖必須經過一系列被稱為物理驗證的檢查流程。設計人員必須使版圖滿足制造工藝、設計流程和電路性能三方面帶來的約束條件。其中，制造工藝往往要求電路符合最小線寬等工藝限制，而功率耗費、占用面積也是考慮的因素。

金屬-氧化層半導體場效晶體管，簡稱金氧半場效晶體管(Metal-Oxide-Semiconductor?Field-Effect?Transistor，MOSFET)，是一種可以廣泛使用在模擬電路與數字電路的場效晶體管(field-effect?transistor)。MOSFET的原意是：MOS(Metal?Oxide?Semiconductor金屬氧化物半導體)，FET(Field?Effect?Transistor場效應晶體管)，即以金屬層(M)的柵極隔著氧化層(O)利用電場的效應來控制半導體(S)的場效應晶體管。

功率晶體管一般用于控制功率電子器件合理工作，通過功率電子器件為負載提供大功率的輸出。功率晶體管已廣泛應用于控制功率輸出，高頻大功率晶體管的應用電子設備的掃描電路中，如彩電，顯示器，示波器，大型游戲機的水平掃描電路，視放電路，發射極的功率放大器等，亦廣泛應用到例如對講機，手機的射頻輸出電路，高頻振蕩電路和高速電子開關電路等電路中。

功率場效應晶體管分為結型和絕緣柵型，但通常主要指絕緣柵型中的MOS型(Metal?Oxide?Semiconductor?FET)，簡稱功率MOSFET(Power?MOSFET)。功率MOSFET按導電溝道種類可分為P溝道和N溝道，按柵極電壓幅值可分為耗盡型和增強型。其中，耗盡型的特點為：當柵極電壓為零時漏源極之間就存在導電溝道；增強型的特點為：對于N(P)溝道器件，柵極電壓大于(小于)零時才存在導電溝道。功率MOSFET主要是N溝道增強型。

作為功率MOSFET來說，有兩項參數是最重要的。一個是RDS(ON)，即通態時的漏源電阻。另一個是QG，即柵極電荷，實際即柵極電容。為了提高功率MOSFET的性能，需要盡量降低RDS(ON)。溝道電阻是RDS(ON)的一個重要組成部分。溝道電阻，即柵極下溝道的電阻。當前功率MOSFET發展的一個重要趨勢就是把單個原胞的面積愈做愈小，原胞的密度愈做愈高，其原因就是為了降低溝道電阻。

為進一步增加原胞密度，也可以采用挖槽工藝。通常稱為TRENCH(溝槽)MOSFET。溝槽結構的溝道是縱向的，所以其占有面積比橫向溝道為小，從而可進一步增加原胞密度。

隨著科技的發展，對MOSFET芯片的要求越來越高，如何進一步合理安排MOSFET版圖布局，使得有源區面積占芯片總面積的比例最大化，以設計更多的原胞結構，進一步降低漏源導通電阻RDS(ON)，成為本領域技術人員亟待解決的一個技術問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種MOSFET芯片布局結構，用于解決現有技術中功率晶體管的漏源導通電阻有待進一步降低的問題。