[發明專利]芯片存儲單元擾碼地址的驗證方法

有效

• 申請號: 201410604604.7
• 申請日: 2014-10-30
• 公開（公告）號: CN104409104B
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 吳苑
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 丁紀鐵

技術領域

本發明涉及集成電路制造領域，特別是指一種芯片存儲單元擾碼地址的驗證方法。

背景技術

基于存儲芯片的設計原理，對單元的存儲操作時通過電學地址執行的，與實際的物理地址的對應關系比較復雜，因此在失效分析階段需要將復雜的電學地址轉換為可查找失效點的物理地址來定位失效現場。這個工作需要測試工程師事先根據設計原理寫出一個固定的轉換公式，并通過激光或聚焦離子轟擊來定點破壞樣品的內部結構，來驗證這個轉換公式的正確性。

具體方法如下：

1.根據設計原理找出電學地址和物理地址的對應關系公式。

2.測試并挑選幾個沒有存儲單元失效的功能正常的樣品芯片。

3.通過激光或聚焦離子轟擊上述樣品芯片的存儲單元，造成特定位置的存儲單元失效。如圖1所示，圖中的每一個小方格表示一個存儲單元，整個存儲單元陣列形成一個存儲器芯片。X表示位列的排列順序，Y表示字列的排列順序。圖2是存儲單元的橫斷面結構示意圖，包含選通管3、存儲管4、通孔2及金屬互聯5。

4.測試定點破壞的樣品，讀出其失效點的電學地址，并得到通過公式轉換的物理地址，外力所致缺陷導致測試的電學失效，然后轉換為物理地址的示意圖，有明確對應的行和列信息（X1行，Y1列）。

5.用物理和化學方法去除樣品芯片上層布線，直到露出存儲器結構，數算出失效位置的物理地址（X2行，Y2列）并記錄。

6.比較第4步的轉化出的物理地址信息和第5步實際看到的地址信息是否一致，如X1=X2；且Y1=Y2，則表明公式正確，否則就調整公式，生成新的X1/Y1地址，繼續判斷直到轉換公式正確則驗證完畢。

上述的分析方法其缺陷主要在于：

1.通過激光或聚焦離子轟擊等外力定點破壞樣品內部，由于芯片上層有密集的金屬布線，容易造成整個芯片的失效或存儲器內部大面積的失效，導致定位不準，完成理想樣品的成功率不高。

2.為了具體確認上述第5步中破壞的實際物理地址，需要對樣品用研磨和化學方法進行層層剝離，直到能看到內部結構，才能計算地址，效率比較低，分析周期比較長。

3.為了做第2條確認，必須破片，造成資源浪費。

發明內容

本發明所要解決的技術問題在于提供一種芯片存儲單元擾碼地址的驗證方法，以提高存儲器擾碼驗證的效率和成功率，并節省資源。

為解決上述問題，本發明所述的芯片存儲單元擾碼地址的驗證方法，包含如下步驟：

第一步，在芯片量產過程中，在線缺陷檢測中捕捉到存儲器內部的失效缺陷，再利用聚焦離子束轟擊的手段人為制造缺陷導致存儲器失效；

第二步，記錄失效芯片在晶圓上的地址及其失效缺陷在存儲單元內的物理地址；

第三步，繼續完成芯片的制造；

第四步，進行普通電學測試，得到失效單元的電學地址；

第五步，根據設計和測試原理編寫轉換公式得到物理失效地址；

第六步，將上述物理失效地址與第二步記錄的物理失效地址進行比對。

進一步地，所述第二步中，失效芯片的地址是指量產時劃片前具有缺陷的失效芯片在整個晶圓上的地址；失效缺陷的物理地址是指單個芯片上的一個或兩個以上的失效單元的存儲坐標地址。

進一步地，所述第六步中，如果比對的兩次失效地址一致，則證明轉換公式正確；如果不一致，則需要調整公式，繼續判斷直到轉換公式正確。

本發明所述的芯片存儲單元擾碼地址的驗證方法，利用量產時在線監測中捕捉到的缺陷或人為制造缺陷來進行后期擾碼地址的驗證，不需要破片來進行實際物理地址的確認工作，縮減了現有驗證方法的制樣周期，提高驗證的成功率。

附圖說明

圖1 是存儲單元示意圖。

圖2 是存儲單元橫斷面示意圖。

圖3 是失效芯片位置示意圖。

圖4 是圖3的局部放大圖。

圖5 是本發明方法步驟示意圖。

附圖標記說明

1是硅基板，2是通孔，3是選通管，4是存儲管，5是金屬互聯。

具體實施方式

本發明所述的芯片存儲單元擾碼地址的驗證方法，包含如下步驟：

第一步，在芯片量產過程中，在線缺陷檢測中捕捉到存儲器內部的失效缺陷。