[發明專利]封裝組件制造方法

有效

• 申請號: 201410603661.3
• 申請日: 2014-10-31
• 公開（公告）號: CN104409369B
• 公開（公告）日: 2019-05-07
• 發明（設計）人: 譚小春;申屠軍立;葉佳明
• 申請（專利權）人: 矽力杰半導體技術(杭州)有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/58
• 代理公司: 暫無信息
• 代理人: 暫無信息

公開了一種制造封裝組件的方法，包括：在基板上形成引線框，所述引線框包括第一表面暴露的多條引線；在引線框上安裝多個層面的電子元件，使得至少一個層面的電子元件與所述多條引線中的至少一組引線的第一表面電連接；以及去除基板的至少一部分，使得所述多條引線的與第一表面相對的第二表面暴露用于外部連接。該方法無需在制造過程中翻轉半導體結構，可以提高封裝組件的產量、降低成本并且提高封裝質量。

技術領域

本發明涉及半導體封裝，具體地涉及封裝組件制造方法。

背景技術

隨著電子元件的小型化、輕量化以及多功能化的需求的增加，對半導體封裝密度的要求越來越高，以達到減小封裝尺寸的效果。因此，使用引線框并且包含多個半導體管芯的封裝組件已經成為新的熱點。在這種封裝組件中，多個半導體管芯的配置及其連接方法對封裝組件的尺寸和性能具有至關重要的影響。

已經提出了堆疊的多層封裝組件，其中多個半導體管芯堆疊在同一個引線框上。位于最下層的半導體管芯可以通過焊料直接固定在引線框上。位于上層的半導體管芯可以通過粘合層固定在下面一層的半導體管芯的頂部表面上。然后，通過鍵合線將上層的半導體管芯電連接到引線框上。在一個封裝組件中集成的半導體管芯不僅可以是集成電路芯片(例如開關電源的功率器件芯片和控制芯片等)，也可以是分立元件(例如電廠、電容和電阻等)。

相對于平面封裝組件，堆疊的多層封裝組件可以減小芯片占用面積，從而減小封裝尺寸，同時具有更短的延遲時間和更小的噪聲。因此，用于形成多層封裝組件的工藝日益人們的關注。

然而，在引線框上堆疊多層半導體管芯導致封裝工藝復雜化，例如在封裝工藝中，需要翻轉引線框，從而降低封裝組件的產量，導致成本提高。此外，在封裝工藝中，承載引線框的基板的一部分區域蝕刻貫穿。基板的厚度必須足夠大，才能提供所需的機械支撐作用。結果，封裝組件的尺寸難以小型化。

因此，期望進一步優化封裝組件的的制造方法以降低工藝復雜度。

發明內容

有鑒于此，本發明的目的在于提供一種封裝組件的制造方法，以解決多層封裝組件的制造工藝復雜化導致成本提高的問題。

根據本發明，提供一種制造封裝組件的方法，包括：在基板上形成引線框，所述引線框包括第一表面暴露的多條引線；在引線框上安裝多個層面的電子元件，使得至少一個層面的電子元件與所述多條引線中的至少一組引線的第一表面電連接；以及去除基板的至少一部分，使得所述多條引線的與第一表面相對的第二表面暴露用于外部連接。

優選地，在所方法中，形成引線框的步驟包括：在封裝基板上形成多條引線；以及在所述多條引線中的至少另一組引線上形成臺面，所述臺面的表面高于所述第一表面，并且所述至少另一組引線中的不同組引線上形成的臺面的表面高度不同，其中，在安裝多個層面的電子元件的步驟中，至少另一個層面的電子元件與所述多條引線中的所述至少另一組引線的第一表面電連接。

優選地，在所方法中，所述多條引線之間由溝槽隔開，在形成多條引線的步驟和形成臺面的步驟之間，還包括采用封裝料填充溝槽。

優選地，在所方法中，形成多條引線的步驟包括：在基板上形成金屬層；以及經由包含引線圖案的掩模，通過蝕刻將金屬層圖案化成所述多條引線。

優選地，在所方法中，形成多條引線的步驟包括：經由包含引線互補圖案的掩模，通過在基板的暴露表面鍍敷金屬材料形成所述多條引線。

優選地，在所方法中，形成多條引線的步驟包括：在基板上形成包含引線互補圖案的掩模；以及通過蝕刻將基板的表層圖案化成所述多條引線。

優選地，在所方法中，形成多條引線的步驟包括：通過沖壓將基板的表層圖案化成所述多條引線。