[發(fā)明專利]一種FPGA加密的內(nèi)部實(shí)現(xiàn)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410600543.7
• 申請(qǐng)日: 2014-10-31
• 公開（公告）號(hào): CN104408382A
• 公開（公告）日: 2015-03-11
• 發(fā)明（設(shè)計(jì)）人: 胡強(qiáng);劉思卓
• 申請(qǐng)（專利權(quán)）人: 成都朗銳芯科技發(fā)展有限公司
• 主分類號(hào): G06F21/72
• 分類號(hào): G06F21/72
• 代理公司: 四川力久律師事務(wù)所 51221
• 代理人: 林輝輪;王蕓

技術(shù)領(lǐng)域

本發(fā)明涉及FPGA邏輯設(shè)計(jì)領(lǐng)域，特別涉及一種FPGA加密實(shí)現(xiàn)方法。

背景技術(shù)

TDMoIP是通過IP網(wǎng)絡(luò)來承載TDM業(yè)務(wù)的接入設(shè)備，廣泛用于3G/4G傳輸網(wǎng)絡(luò)中接入2G業(yè)務(wù)，實(shí)現(xiàn)2G業(yè)務(wù)的兼容和過渡。CES電路仿真是TDMoIP設(shè)備核心技術(shù)，由于技術(shù)難度非常高，目前全球掌握CES核心技術(shù)的公司只有幾家。研發(fā)公司在研發(fā)的CES方案形成TDMoIP系列產(chǎn)品時(shí)，如何保護(hù)核心技術(shù)非常關(guān)鍵。對(duì)系統(tǒng)核心技術(shù)進(jìn)行加密也就顯得尤為重要，通過對(duì)比分析常規(guī)加密方案，發(fā)現(xiàn)采用的FPGA系統(tǒng)加密及參數(shù)配置方法是保護(hù)系統(tǒng)核心技術(shù)最為有效的方式之一。

FPGA(Field?Programmable?Gate?Array)現(xiàn)場(chǎng)可編程門陣列是最常用的復(fù)雜通信系統(tǒng)電路開發(fā)方式，CES電路仿真系統(tǒng)通常包含由CPU(Central?Processing?Unit）中央處理器、SWITCH交換、FPGA現(xiàn)場(chǎng)可編程門陣列，其中CPU主要負(fù)責(zé)數(shù)據(jù)處理、SWITCH主要負(fù)責(zé)上下行數(shù)據(jù)交換、FPGA主要負(fù)責(zé)系統(tǒng)邏輯處理。系統(tǒng)上電時(shí)，CPU從外部存儲(chǔ)器FLASH中讀取FPGA邏輯代碼，對(duì)FPGA進(jìn)行加載，F(xiàn)PGA正常加載后，系統(tǒng)進(jìn)入正常工作狀態(tài)。而現(xiàn)有技術(shù)很容易在CPU對(duì)FPGA加載過程捕獲邏輯代碼，進(jìn)行分析和復(fù)制。

目前通過外接加密芯片來實(shí)現(xiàn)FPGA的加密，被廣泛使用，其原理為：FPGA外接專用加密芯片，如美信DS28E01,當(dāng)系統(tǒng)上電后，DS28E01會(huì)產(chǎn)生一個(gè)由密鑰、隨機(jī)數(shù)、器件全球唯一識(shí)別號(hào)及附加數(shù)據(jù)在內(nèi)的HASH運(yùn)算結(jié)果，即160位的MAC（消息驗(yàn)證碼），同時(shí)，F(xiàn)PGA內(nèi)部也會(huì)同安全存儲(chǔ)器一樣進(jìn)行包含密鑰、隨機(jī)數(shù)、器件識(shí)別號(hào)及附加數(shù)據(jù)在內(nèi)的HASH計(jì)算，并產(chǎn)生一個(gè)期望的MAC，然后在FPGA內(nèi)對(duì)這兩個(gè)MAC進(jìn)行比較，如果一樣，則FPGA認(rèn)為電路“合法”，此時(shí)FPGA進(jìn)入正常工作狀態(tài)，運(yùn)行FPGA配置數(shù)據(jù)中的所有功能；如果兩個(gè)MAC不一致，F(xiàn)PGA進(jìn)入非正常狀態(tài)，只執(zhí)行部分功能。這種專用加密芯片采用國(guó)際通用算法，實(shí)現(xiàn)簡(jiǎn)單，目前被廣泛應(yīng)用。

但是DS28E01不適合CES電路仿真系列產(chǎn)品的參數(shù)配置控制，而且很多時(shí)候用戶只希望對(duì)FPGA系統(tǒng)工作進(jìn)行加密控制，而不需要對(duì)所有運(yùn)行過程進(jìn)行加密驗(yàn)證，以降低FPGA邏輯占用，提高系統(tǒng)資源利用率，此時(shí)現(xiàn)有的FPGA加密方式就不能很好的滿足上述要求。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種FPGA加密的內(nèi)部實(shí)現(xiàn)方法?，只需要在系統(tǒng)運(yùn)行前進(jìn)行解密驗(yàn)證，而當(dāng)解密完成，系統(tǒng)正常工作后，不再進(jìn)行解密驗(yàn)證，F(xiàn)PGA的邏輯占用少，提高了系統(tǒng)的資源利用率。

基于上述發(fā)明目的，提供如下技術(shù)方案：

一種FPGA加密的內(nèi)部實(shí)現(xiàn)方法，其中FPGA與加密芯片相連接，并將FPGA的加密信息及配置參數(shù)存儲(chǔ)與加密芯片中，通過加密芯片與FPGA相互通信，實(shí)現(xiàn)FPGA的密碼匹配及參數(shù)配置。

其中FPGA內(nèi)部，包括解密模塊及功能模塊，其工作過程為系統(tǒng)上電后，解密模塊的運(yùn)行指令被加載到FPGA的解密模塊中，在FPGA未完成解密工作時(shí)，所有FPGA內(nèi)部的功能模塊處于關(guān)閉狀態(tài)，只有當(dāng)解密模塊解密正確之后有解密模塊發(fā)出一個(gè)使能信號(hào)，開啟功能模塊，F(xiàn)PGA才進(jìn)入正常工作狀態(tài)，正常工作后，解密模塊不再運(yùn)行，這樣只是在系統(tǒng)工作的初期進(jìn)行解密驗(yàn)證，而且只需要解密模塊負(fù)責(zé)解密工作即可，降低了FPGA的邏輯占用，提高系統(tǒng)資源利用率。

具體的，F(xiàn)PGA內(nèi)部的功能模塊包括，LIU、E1-Deframer?/E1-Framer、包封裝/包解封裝、100/1000Ethenet接口、PHY接口、E1告警接口、CAS信令處理、存儲(chǔ)器管理、全局輸入處理以及CPU接口。上述功能模塊均通過使能信號(hào)線與FPGA內(nèi)部的解密模塊相連，當(dāng)解密模塊工作解密未完成或者解密不正確時(shí)，上述功能模塊都處于關(guān)閉狀態(tài)，只有當(dāng)解密模塊解密正確時(shí)，由解密模塊發(fā)送使能信號(hào)到上述模塊中，開啟上述模塊，使整個(gè)系統(tǒng)正常工作。

具體的，F(xiàn)PGA內(nèi)部的解密模塊與加密芯片的信號(hào)傳輸關(guān)系為：

解密模塊通過SCR_TXC向加密芯片發(fā)送時(shí)鐘信號(hào)，解密模塊通過COMM_DO向加密芯片發(fā)送數(shù)據(jù)信號(hào)；

相應(yīng)的加密芯片通過COMM_DI向解密模塊發(fā)送數(shù)據(jù)信號(hào)，加密芯片通過SCR_TFS向解密模塊發(fā)送加密數(shù)據(jù)頭，加密芯片還通過SCR_RXD向解密模塊發(fā)送加密數(shù)據(jù)信號(hào)；

當(dāng)解密過程成功后解密模塊通過RST-MODE向FPGA內(nèi)部的功能模塊發(fā)出使能信號(hào)，開啟各個(gè)功能模塊，使之正常工作。