[發明專利]一種FPGA加密的內部實現方法

在審

• 申請號: 201410600543.7
• 申請日: 2014-10-31
• 公開（公告）號: CN104408382A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 胡強;劉思卓
• 申請（專利權）人: 成都朗銳芯科技發展有限公司
• 主分類號: G06F21/72
• 分類號: G06F21/72
• 代理公司: 四川力久律師事務所 51221
• 代理人: 林輝輪;王蕓

1.一種FPGA加密的內部實現方法，其特征是，FPGA內部包括解密模塊及功能模塊；

解密模塊通過使能控制信號線與功能模塊相連；

系統上電后，解密模塊通使能過控制信號線關閉功能模塊，使FPGA的功能模塊處于復位的狀態中；

當解密模塊解密正確之后，由解密模塊通過使能控制信號線發出一個使能信號，開啟功能模塊，使功能模塊正常工作；

功能模塊正常工作之后不再進行解密驗證。

2.如權利要求1所述的一種FPGA加密的內部實現方法，其特征是，FPGA內部的功能模塊包括，LIU、E1-Deframer?/E1-Framer、包封裝、包解封裝、100/1000Ethenet接口、PHY接口、E1告警接口、CAS信令處理、存儲器管理、全局輸入處理以及CPU接口；上述功能模塊均通過使能控制信號線與FPGA內部的解密模塊相連。

3.如權利要求1所述的一種FPGA加密的內部實現方法，其特征是，FPGA內部的解密模塊與加密芯片的信號控制關系為：

解密模塊通過SCR_TXC信號向加密芯片發送時鐘信號，解密模塊通過COMM_DO向加密芯片發送數據信號；

相應的加密芯片通過COMM_DI向解密模塊發送數據信號，加密芯片通過SCR_TFS向解密模塊發送加密數據頭，加密芯片還通過SCR_RXD向解密模塊發送加密數據信號；

當解密過程成功后解密模塊通過RST-MODE向FPGA內部的功能模塊發出使能信號，開啟各個功能模塊，使各個功能模塊正常工作。

4.如權利要求3所述的一種FPGA加密的內部實現方法，其特征是，所述外部加密芯片為CPLD。

5.如權利要求1至4之一所述的一種FPGA加密的內部實現方法，其特征是，FPGA的加密實現，包括以下步驟：

（1）、系統上電，RESET復位FPGA和加密芯片，FPGA內部加密模塊發出使能控制信號關閉FPGA內部的功能模塊；

（2）、加密模塊根據外時鐘產生解密時鐘SCR_TXC，并將該時鐘信號傳輸到加密芯片中，加密芯片根據加密算法產生加密擾碼SCR_RXD；

（3）、解密模塊接收由加密芯片所發出的加密擾碼SCR_RXD，進行解密驗證；如果解密正確，解密模塊通過COMM_DO向加密芯片發送數據請求讀取產品配置信息；如果解密不正確，各功能模塊仍處理關閉復位狀態；

（4）、加密芯片通過COMM_DI向解密模塊發送產品配置數據，進行產品配置匹配驗證；

（5）如產品配置數據匹配驗證成功；解密模塊發出使能信號開啟功能模塊；否則各個功能模塊處于關閉狀態；

（6）、FPGA進入正常工作狀態后，系統不再進行解密驗證，解密處理模塊始終保持FPGA各模塊處于開啟工作狀態。

6.如權利要求5所述的一種FPGA加密的內部實現方法，其特征是，所述步驟（1）中，FPGA功能模塊使能信號RST-MODE為低電平。

7.如權利要求5所述的一種FPGA加密的內部實現方法，其特征是，所述步驟（2）中，加密芯片的加密算法為自定義多項式。

8.如權利要求5所述的一種FPGA加密的內部實現方法，其特征是，所述步驟（2）中加密擾碼SCR_RXD的計算參數包括產品配置ID號。

9.如權利要求5所述的一種FPGA加密的內部實現方法，其特征是，所述步驟（4）和（5）中配置數據包括，E1路數、工作模式、時鐘恢復精度等級、工作寄存器默認參數以及產品出廠序列ID。

10.如權利要求5所述的一種FPGA加密的內部實現方法，其特征是，所述步驟（6）中，驗證成功后，FPGA功能模塊使能信號RST-MODE為高電平。