[發明專利]CMOS結構的制造方法

在審

• 申請號: 201410594322.3
• 申請日: 2014-10-29
• 公開（公告）號: CN104282629A
• 公開（公告）日: 2015-01-14
• 發明（設計）人: 游步東;呂政;黃賢國;彭川
• 申請（專利權）人: 矽力杰半導體技術(杭州)有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;劉鋒

1.一種制造CMOS結構的方法，包括：

在半導體襯底中形成淺溝槽隔離，所述淺溝槽隔離限定用于第一類型的第一和第二MOSFET的第一區域以及用于第二類型的第三和第四MOSFET的第二區域；以及

在半導體襯底上方形成第一至第四柵疊層，

其中，第一和第二柵疊層位于第一區域，第三和第四柵疊層位于第二區域，

第一至第四柵疊層分別包括柵極導體和柵極電介質，并且柵極電介質位于柵極導體和半導體襯底之間，

第一和第三柵疊層的柵極電介質具有第一厚度，以及第二和第四柵疊層的柵極電介質具有第二厚度，并且第二厚度大于第一厚度。

2.根據權利要求1所述的方法，其中在形成第一至第四柵疊層的步驟之后，還包括：對第三和第四柵疊層的柵極導體摻雜以調節其功函數。

3.根據權利要求1所述的方法，其中采用公共的掩模形成第一柵疊層和第三柵疊層的柵極電介質，和/或采用公共的掩模形成第二柵疊層和第四柵疊層的柵極電介質。

4.根據權利要求3所述的方法，在形成第一至第四柵疊層的步驟之后，還包括形成第一至第四MOSFET的輕摻雜漏區和源/漏區。

5.根據權利要求4所述的方法，其中，

采用公共的掩模形成第一和第二MOSFET的源/漏區；和/或

采用公共的掩模形成第三和第四MOSFET的源/漏區。

6.根據權利要求4所述的方法，其中，

采用公共的掩模形成第一和第二MOSFET的輕摻雜漏區；和/或

采用公共的掩模形成第三和第四MOSFET的輕摻雜漏區。

7.根據權利要求4所述的方法，其中，采用公共的掩模形成第一至第四MOSFET中至少一個MOSFET的輕摻雜漏區和源/漏區。

8.根據權利要求7所述的方法，其中形成第一至第四MOSFET的輕摻雜漏區和源/漏區包括：

采用第一掩模，以及以第一柵疊層作為硬掩模，注入第一類型的摻雜劑，形成第一類型的第一輕摻雜漏區；

采用第二掩模，以及以第三柵疊層作為硬掩模，注入第二類型的摻雜劑，形成第二類型的第三輕摻雜漏區；

采用第三掩模，以及以第四柵疊層作為硬掩模，注入第二類型的摻雜劑，形成第二類型的第四輕摻雜漏區；

在第一至第四柵疊層的側壁上形成柵極側墻；

采用第四掩模，以及第二柵疊層、柵極側墻作為硬掩模，注入第一類型的摻雜劑，形成第一類型的第二輕摻雜漏區和第一類型的源/漏區；以及

采用第五掩模，以及第一柵疊層作為硬掩模，注入第一類型的摻雜劑，形成第一類型的源/漏區；

采用第六掩模，以及第三柵疊層、第四柵疊層、柵極側墻作為硬掩模，注入第二類型的摻雜劑，形成第二類型的源/漏區；

其中，第一至第四掩模分別暴露第一、第三、第四和第二MOSFET的有源區，并且遮擋半導體襯底的其他區域；

第五掩模暴露第一MOSFET的有源區，并且遮擋半導體襯底的其他區域，以及

第六掩模暴露第二區域，并且遮擋半導體襯底的其他區域。

9.根據權利要求7所述的方法，其中形成第一至第四MOSFET的輕摻雜漏區和源/漏區包括：

采用第一掩模，以及以第一柵疊層作為硬掩模，注入第一類型的摻雜劑，形成第一類型的第一輕摻雜漏區；

采用第二掩模，以及以第二柵疊層作為硬掩模，注入第一類型的摻雜劑，形成第一類型的第一輕摻雜漏區；

在第一至第四柵疊層的側壁上形成柵極側墻；

采用第三掩模，以及以第三柵疊層、柵極側墻作為硬掩模，注入第二類型的摻雜劑，形成第二類型的第三輕摻雜漏區和第二類型的源/漏區；

采用第四掩模，以及第四柵疊層、柵極側墻作為硬掩模，注入第二類型的摻雜劑，形成第二類型的第四輕摻雜漏區和第二類型的源/漏區；以及

采用第五掩模，以第一柵疊層、第二柵疊層作為硬掩模，注入第一類型的摻雜劑，形成第一類型的源/漏區；

其中，第一至第四掩模分別暴露第一至第四MOSFET的有源區，并且遮擋半導體襯底的其他區域；

第五掩模暴露第一區域，并且遮擋半導體襯底的其他區域。