[發(fā)明專利]超薄多層封裝體及其制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410588474.2
• 申請(qǐng)日: 2014-10-28
• 公開（公告）號(hào): CN104282657A
• 公開（公告）日: 2015-01-14
• 發(fā)明（設(shè)計(jì)）人: 姜峰;張文奇
• 申請(qǐng)（專利權(quán)）人: 華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
• 主分類號(hào): H01L23/528
• 分類號(hào): H01L23/528;H01L23/31;H01L21/56;H01L21/60
• 代理公司: 無錫市大為專利商標(biāo)事務(wù)所(普通合伙) 32104
• 代理人: 曹祖良;涂三民

技術(shù)領(lǐng)域

本發(fā)明公開了一種超薄多層封裝體，本發(fā)明還公開了一種超薄多層封裝體的制作方法。

背景技術(shù)

隨著人們對(duì)電子產(chǎn)品的要求向小型化、多功能、環(huán)保型等方向的發(fā)展，人們努力尋求將電子系統(tǒng)越做越小，集成度越來越高，功能越做越多、越來越強(qiáng)，由此產(chǎn)生了許多新技術(shù)、新材料和新設(shè)計(jì)，其中疊層芯片封裝技術(shù)以及系統(tǒng)級(jí)封裝（System-in-Package，SIP）技術(shù)就是這些技術(shù)的典型代表。

晶圓級(jí)封裝以晶圓為加工對(duì)象，在晶圓上同時(shí)對(duì)多個(gè)芯片進(jìn)行封裝、測(cè)試，最后切割成單個(gè)器件，以倒扣焊的方式組裝，它使封裝尺寸減小至芯片尺寸，是一種先進(jìn)的超小型封裝技術(shù)。與傳統(tǒng)封裝技術(shù)不同，傳統(tǒng)晶片封裝是切割后再封裝和測(cè)試，封裝后尺寸會(huì)比原晶片尺寸增加約20%，而晶圓級(jí)封裝是先在整片晶圓上進(jìn)行封裝和測(cè)試，然后再進(jìn)行劃線分割，封裝后的體積與IC裸芯片的尺寸幾乎相同，進(jìn)一步促進(jìn)集成電路封裝的小型化發(fā)展。

現(xiàn)今，半導(dǎo)體封裝產(chǎn)業(yè)為了滿足各種高密度封裝的需求，逐漸發(fā)展出各種不同型式的封裝構(gòu)造，比如硅通孔封裝、晶圓級(jí)封裝構(gòu)造（wafer?level?package，WLP）、芯片尺寸封裝構(gòu)造（chip?scale?package，CSP）以及無外引腳封裝構(gòu)造（qua-flat?no-lead?package，QFN）等。由于傳統(tǒng)的WLP所實(shí)現(xiàn)的芯片間互聯(lián)都建立在通過多層布線實(shí)現(xiàn)芯片間的互聯(lián)，而同時(shí)這些技術(shù)也會(huì)引入一些其他的問題，比如信號(hào)延遲、干擾等。

在公開號(hào)為US?2014/0036454?A1的文件中，介紹了一種焊孔陣列(BVA)技術(shù)。在新型POP封裝中，通過增加POP的中間層帶寬來延遲對(duì)TSV的需求。BVA?POP是基于銅線鍵合的封裝堆疊互連技術(shù)，能夠減少間距，并在POP周圍的堆疊裝置中大量的互連。但是該技術(shù)同時(shí)面臨一個(gè)問題就是在芯片之間的互連是通過重復(fù)制作的引線實(shí)現(xiàn)的，該技術(shù)會(huì)引來一系列的電性能問題和可靠性問題，比如焊接不完全和焊接區(qū)域隱裂等問題。

發(fā)明內(nèi)容

本發(fā)明的目的之一是克服現(xiàn)有技術(shù)中存在的不足，提供一種電性能好、可靠性較高的超薄多層封裝體。

本發(fā)明的另一目的是提供一種制作成本低廉、良率較高的超薄多層封裝體的制作方法。

按照本發(fā)明提供的技術(shù)方案，所述超薄多層封裝體，在基底層的上表面設(shè)有芯片層，在芯片層的外部填充有包封體，在包封體與芯片層的上表面設(shè)有正面鈍化層，在基底層的下表面設(shè)有介質(zhì)層，在介質(zhì)層的下表面設(shè)有背面鈍化層，在正面鈍化層內(nèi)嵌有正面布線，在背面鈍化層內(nèi)嵌有背面布線，背面布線與正面布線之間通過穿透基底層和包封體的金屬柱相連，

所述芯片層位于金屬柱區(qū)域外；且所述芯片層為一層芯片或者多層堆疊芯片。該堆疊體如果是一層芯片，可以直接利用倒裝焊或者正面貼裝進(jìn)行組裝；如果是多層芯片，可以在基底層上多次利用倒裝焊或者正面貼裝進(jìn)行組裝，也可以在基底層外的裝置上預(yù)先進(jìn)行倒裝焊或者正面貼裝將多層芯片組裝好，然后一次性地組裝到基底層上固定的位置。

所述基底層材料為硅、玻璃、SiC或者三五族單晶體。

所述金屬柱分布在基底層外周的方形區(qū)域或者金屬柱在基底層的中心區(qū)域或者沿中心往外擴(kuò)散。具體的分布方式可以為回形分布，芯片放置于回形中心區(qū)域；也可以為十字分布，芯片均勻放置在四分之一的芯片區(qū)域位置；也可以將金屬柱放置在基底層的中心位置，疊層芯片均勻圍繞金屬柱分布。

所述金屬柱直徑范圍為1um~300um，高度范圍為10um~750um；

所述金屬柱的外壁上由內(nèi)向外依次設(shè)有種子層、阻擋層和介質(zhì)層。

所述正面布線包含正面鈍化層內(nèi)部的布線層以及其引出的輸入輸出電性端口；所述背面布線包含背面鈍化層內(nèi)部的布線層以及其引出的輸入輸出電性端口。

一種超薄多層封裝體的制作方法包含以下步驟：

a、從硅基底層的下表面向上開設(shè)盲孔；

b、在盲孔內(nèi)制作介質(zhì)層、阻擋層和種子層，然后填充金屬柱；

c、在金屬柱的下端部制作背面布線；

d、從上往下將基底層減薄使金屬柱露出，金屬柱的露出高度大于或者等于芯片層的厚度；

e、將芯片層放置在基底層的上表面及金屬柱外的區(qū)域；

f、在芯片層的外部填充包封體；

g、研磨使金屬柱的上端部和芯片層的電性接口暴露，再在金屬柱的上端部制作正面布線，連接芯片層的電性接口。

步驟a中盲孔的深度大于等于最終基底層的厚度。