[發明專利]自對準接觸制造方法

有效

• 申請號: 201410584842.6
• 申請日: 2014-10-27
• 公開（公告）號: CN105632921B
• 公開（公告）日: 2019-07-02
• 發明（設計）人: 秦長亮;殷華湘;李俊峰;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/68;H01L21/768
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

一種自對準接觸制造方法，包括：在襯底上的第一層間介質層中形成柵極開口；在柵極開口中形成金屬柵極；在金屬柵極以及第一層間介質層上形成第二層間介質層；在第二層間介質層上形成位于金屬柵極上方的掩模圖形；以掩模圖形為掩模，依次刻蝕第二層間介質層和第一層間介質層，直至暴露襯底，形成自對準的源漏接觸孔。依照本發明的自對準接觸制造方法，不對金屬柵極凹陷而是直接在其頂部形成保護層，能有效適當放寬關鍵尺寸和重疊大小的限制，提高了對工藝波動的穩定性和器件可靠性，降低了制造成本和工藝難度。

技術領域

本發明涉及一種半導體器件制造方法，特別是涉及一種自對準接觸制造方法。

背景技術

MOSFET器件等比例縮減至45nm之后，器件需要高介電常數(高k)作為柵極絕緣層以及金屬作為柵極導電層的堆疊結構以抑制由于多晶硅柵極耗盡問題帶來的高柵極泄漏以及柵極電容減小。為了更有效控制柵極堆疊的形貌(profile)，業界目前普遍采用后柵工藝，也即通常先在襯底上沉積多晶硅等材質的假柵極，沉積層間介質層(ILD)之后去除假柵極，隨后在留下的柵極溝槽中填充高k/金屬柵(HK/MG)膜層的堆疊。之后，刻蝕ILD形成暴露源漏區的接觸孔，在接觸孔中沉積金屬材質形成接觸插塞(plug)，完成源漏互連。

然而，隨著器件集成度提高，器件特征尺寸持續縮減，柵極長度與源漏區的尺寸都在等比例縮減。當源漏區的尺寸較小例如亞20nm時，將會給接觸(contact)工藝帶來巨大挑戰。這主要體現在對光刻的關鍵尺寸(CD)以及重疊(overlay)有較高的要求。例如，為了降低接觸本身的串聯電阻，要求接觸孔尺寸大體與源漏區尺寸接近。如果接觸孔尺寸明顯小于源漏區(特別是重摻雜源漏區SD)的尺寸，這對于光刻的關鍵尺寸要求較高，同時較小尺寸的接觸孔本身串聯電阻將較大。此外，由于接觸孔與柵極之間距離減小，對接觸孔光刻的重疊性要求較高。如果重疊較大會造成接觸與柵極之間的短路。

為了解決這種問題，需要一種對光刻CD和overlay要求相對較低的工藝。目前業界已經提出了自對準接觸(SAC)工藝以及其他類似SAC工藝意圖解決上述問題。

通常，SAC工藝包括后柵工藝中的假柵極堆疊圖形化、形成源漏區、沉積ILD并移除假柵極堆疊形成柵極開口、在柵極開口中沉積柵極介質層以及雙層金屬柵極導電層。隨后為了使得源漏接觸能自對準的形成，采用回刻(etch--back)或者CMP工藝對金屬柵極頂部進行凹陷處理，因為金屬柵極兩側為柵極側墻(通常為氮化硅材質)以及ILD，因此可以控制刻蝕工藝參數或者CMP研磨料的組分使其對于金屬刻蝕、拋光速率較大，自對準的形成凹陷。在形成的凹陷中填充氮化硅等硬質材料作為頂部絕緣層和刻蝕停止層，并且隨后CMP直至暴露ILD。隨后，調整工藝參數進行刻蝕，由于金屬柵極頂部有氮化硅硬質材質覆蓋保護，垂直刻蝕僅針對低k材料、氧化硅等軟質材料，去除了金屬柵極、側墻兩側的ILD直至暴露源漏極區域，形成了與柵極兩側源漏區尺寸大致相同的自對準的接觸孔。這種工藝對于光刻的CD誤差控制以及overlay大小要求均較常規工藝小。

然而如上所述，為了避免光刻偏移較大時接觸與柵極之間短路，需要自對準刻蝕柵極內部的金屬，然后將刻蝕形成的空洞填充SiN作為絕緣材料并進行CMP。這樣就要求柵極做的要足夠高，否則回刻、CMP等凹陷工藝將去除大部分金屬柵極，導致器件失效。而柵極高度增加，不利于其上方多層互連的小型化，并且提高了在ILD中柵極開口中沉積填充金屬層的難度，容易形成氣泡、孔洞等缺陷。同時增加了一步CMP，這將會增加工藝難度與工藝成本。

發明內容

由上所述，本發明的目的在于克服上述技術困難，提出一種新自對準接觸孔制造方法，能有效適當放寬關鍵尺寸和重疊大小的限制，提高了對工藝波動的穩定性和器件可靠性，降低了制造成本和工藝難度。