[發明專利]一種半導體器件結構及其制造方法

在審

• 申請號: 201410578050.8
• 申請日: 2014-10-24
• 公開（公告）號: CN104319284A
• 公開（公告）日: 2015-01-28
• 發明（設計）人: 廖忠平
• 申請（專利權）人: 矽力杰半導體技術(杭州)有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明一般地涉及半導體技術領域。更具體地，涉及一種半導體器件結構及其制造方法。

背景技術

功率開關可以是半導體器件，包括金屬氧化物半導體場效應晶體管(MOSFET)和絕緣柵雙極晶體管(IGBT)等。其中，MOSFET管可以具有橫向結構和垂直結構，在垂直結構中，在半導體襯底的一側形成源區，另一側形成漏區，柵極導體延伸至半導體襯底的內部，與半導體襯底之間由柵極電介質隔開。

在垂直結構的MOSFET的基礎上，為了進一步減小器件的導通電阻，開發了一種溝槽MOSFET，參考圖1所示為現有技術的半導體器件結構的截面圖；溝槽MOSFET包括位于半導體襯底10中的外延半導體層11，位于外延半導體層中的溝槽12和漂移區13，所述漂移區與所述溝槽相鄰接，溝槽從所述外延半導體層的上方向內延伸，終止于所述外延半導體層中。

在現有技術中，參考圖1所示為現有技術的半導體器件結構的截面圖；漂移區13的摻雜通常采用均勻摻雜的方式進行摻雜，即是所有漂移區的摻雜濃度均勻，這種摻雜方式為了獲得較低的導通電阻，會使得摻雜濃度較高，但較高的摻雜濃度會使得耗盡層彎曲，容易擊穿，如圖1中的耗盡層15所示，從而使得器件的耐壓性降低。

發明內容

有鑒于此，本發明提出了一種半導體器件結構及其制造方法，以解決現有技術中低導通電阻而導致的耗盡層容易被擊穿的問題。

根據本發明的一方面，提供一種半導體器件結構，包括，

第一摻雜類型的第一半導體層；

位于第一半導體層上的第一摻雜類型的第二半導體層；

位于第二半導體層中的相互隔開的第一柱狀區和第二柱狀區，每兩個相鄰的第一柱狀區之間為所述第二柱狀區，

其中，所述第二柱狀區包括橫向排列的第一子柱狀區和第二子柱狀區，所述第一子柱狀區的摻雜濃度為從第一柱狀區至第二子柱狀區的方向濃度從高到低變化，所述第二子柱狀區的摻雜濃度為從第一柱狀區至第一子柱狀區的方向濃度從高到低變化。

優選的，所述第一子柱狀區的摻雜濃度從高到低變化趨勢呈階梯狀；所述第二子柱狀區的摻雜濃度從高到低變化趨勢呈階梯狀。

優選的，所述第一子柱狀區的摻雜濃度從高到低變化趨勢呈線性變化；所述第二子柱狀區的摻雜濃度從高到低變化趨勢呈線性變化。

進一步的，半導體器件結構還包括：第二摻雜類型的體區，位于第二半導體層中；第一摻雜類型的源區，位于體區中；第一摻雜類型的漏區，位于所述第一半導體層的底部；

優選的，所述第一柱狀區為第二摻雜類型的柱狀區。

優選的，所述第一柱狀區為從第二半導體層上方延伸進入其內部的溝槽，所述溝槽通過絕緣層和柵極導體填充。

根據本發明的另一方面的一種半導體器件的制造方法，包括，

在第一摻雜類型的第一半導體層上形成第一摻雜類型的第二半導體層，其中，所述第二半導體層相對于所述第一半導體層輕摻雜；

形成從第二半導體層上方進入其內部的第一柱狀區；

從第一柱狀區的上開口處以一定傾斜角度向所述第二半導體層的剩余區域注入第一摻雜類型，以熱推結方式形成濃度從高到低變化的第二柱狀區；

其中，所述第二柱狀區包括第一子柱狀區和第二子柱狀區，所述第一子柱狀區的摻雜濃度為從第一柱狀區至第二子柱狀區的方向濃度從高到低變化，所述第二子柱狀區的摻雜濃度為從第一柱狀區至第一子柱狀區的方向濃度從高到低變化。

優選的，所述第一柱狀區為第二摻雜類型的柱狀區。

優選的，所述第一柱狀區為從第二半導體層上方延伸進入其內部的溝槽，所述溝槽通過絕緣層和柵極導體填充。

綜上所述，依據本發明的一種半導體器件結構及其制造方法，通過對第二柱狀區的橫向變摻雜的方式，使得半導體器件在滿足低導通電阻的情況下，耐壓性能也較好，具有低導通電阻高耐壓的有益效果。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。

圖1所示為現有技術的半導體器件結構的截面圖；

圖2A所示為依據本發明的半導體器件結構的截面圖；

圖2B所示為第二柱狀區的一實施例的濃度變化示意圖；

圖2C所示為第二柱狀區的另一實施例的濃度變化示意圖；