[發明專利]半導體裝置的制造方法以及半導體裝置

在審

• 申請號: 201410575580.7
• 申請日: 2014-10-24
• 公開（公告）號: CN104716086A
• 公開（公告）日: 2015-06-17
• 發明（設計）人: 川崎敦子
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 楊謙;房永峰

本申請要求2013年12月11日申請的日本專利申請編號2013－256070的優先權，將該日本專利申請的全部內容援引到本申請中。

技術領域

本實施方式一般涉及半導體裝置的制造方法以及半導體裝置。

背景技術

伴隨著近年來的半導體集成電路的高集成化以及高性能化，針對具有在垂直方向層疊了布線的多層布線層的半導體裝置的研究在不斷發展。

作為這種半導體裝置所具有的多層布線層的制造方法，公知有以下的方法。首先，在第一半導體基板上形成第一布線層。第一布線層具有通過CMP(Chemical?Mechanical?Polishing)法被研磨的表面。從該表面露出布線或者通孔導電體等導電層、以及絕緣層。接著，在第二半導體基板上形成第二布線層。第二布線層具有通過CMP法被研磨的表面。從該表面露出布線或者通孔導電體等導電層、以及絕緣層。接下來，對第一半導體基板以及第二半導體基板施加壓接負載，來將第一布線層的表面與第二布線層的表面固相接合(Solid?State?Bonding)。這樣，可制造多層布線層。

具有這樣制造的多層布線層的半導體裝置由于通過使第一布線層的表面與第二布線層的表面固相接合而制造，所以容易防止電磁放射噪聲。并且，具有如此制造的多層布線層的半導體裝置由于通過將通孔導電體彼此固相接合而制造，所以能夠縮短布線，并且容易制造。

在上述的半導體裝置的制造方法中，希望能夠使從第一布線層的表面露出的導電層與從第二布線層的表面露出的導電層可靠地接合，來制造可靠性更高的半導體裝置的制造方法。

發明內容

本發明想要解決的課題在于，提供一種可靠性高的半導體裝置的制造方法以及半導體裝置。

一個實施方式的半導體裝置的制造方法的特征在于，在第一基板上形成具有第一導電層以及第一絕緣層且所述第一導電層以及所述第一絕緣層從表面露出的第一布線層，在第二基板上形成具有第二導電層以及第二絕緣層且所述第二導電層以及所述第二絕緣層從表面露出的第二布線層，通過使所述第一絕緣膜的表面中的、包括所述第一導電層的周圍在內的一部分區域比所述第一導電層的表面低，在所述第一絕緣層的表面形成第一非接合面，將所述第一導電層的表面與所述第二導電層的表面電連接，并且，將除了所述第一非接合面的所述第一絕緣層的表面與所述第二絕緣層的表面接合。

另一個實施方式的半導體裝置的特征在于，具備：第一布線層，其具有第一導電層以及第一絕緣層，并在所述第一絕緣層的表面中的、包括所述第一導電層的周圍在內的一部分區域具有使所述第一導電層以凸狀突出的第一非接合面；和第二布線層，其具有與所述第一導電層的表面接合的第二導電層以及與除了所述第一非接合面的所述第一絕緣層的表面接合的第二絕緣層。

根據上述構成的半導體裝置的制造方法以及半導體裝置，能夠提供可靠性高的半導體裝置的制造方法以及半導體裝置。

附圖說明

圖1是示意性地表示通過第一實施例涉及的半導體裝置的制造方法制造的半導體裝置的主要部分的剖視圖。

圖2是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖3是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖4是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖5是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖6是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖7是從上側觀察圖6所示的工序中的第一半導體晶片(wafer)的俯視圖。

圖8是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖9是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖10是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖11是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖12是示意性地表示第一絕緣層與第二絕緣層的接合區域以及非接合區域的俯視圖。

圖13是用于對第一實施例涉及的半導體裝置的制造方法進行說明的與圖1對應的剖視圖。

圖14是用于對比較例涉及的半導體裝置的制造方法進行說明的剖視圖。