[發(fā)明專利]電子元件封裝結(jié)構(gòu)及制作方法

有效

• 申請?zhí)枺?/td>: 201410573924.0
• 申請日: 2014-10-24
• 公開（公告）號: CN105590914A
• 公開（公告）日: 2016-05-18
• 發(fā)明（設(shè)計）人: 王峰
• 申請（專利權(quán)）人: 宏啟勝精密電子(秦皇島)有限公司;臻鼎科技股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/60
• 代理公司: 深圳市賽恩倍吉知識產(chǎn)權(quán)代理有限公司 44334
• 代理人: 彭輝劍

技術(shù)領(lǐng)域

本發(fā)明涉及電路板制作領(lǐng)域，尤其涉及一種電子元件封裝結(jié)構(gòu)及制作方法。

背景技術(shù)

電子元件封裝結(jié)構(gòu)可為電子元件提供電連接、保護、支撐、散熱、組裝等功效，以實現(xiàn)多引腳化，縮小封裝產(chǎn)品體積、改善電性能及散熱性、超高密度或多電子元件模塊化的目的。

發(fā)明內(nèi)容

因此，有必要提供一種電子元件封裝結(jié)構(gòu)及制作方法。

一種電子元件封裝結(jié)構(gòu)的制作方法，包括步驟：提供銅箔，在所述銅箔表面形成第一導電線路層，所述第一導電線路層包括多個電性接觸墊及多個第一焊墊；在所述多個電性接觸墊表面形成多個導電柱，所述多個導電柱與所述多個電性接觸墊相電連接；在所述多個第一焊墊表面焊接第一電子元件；在所述第一導電線路層及所述導電柱的間隙形成第一介電層，并使所述第一介電層包覆所述第一電子元件；去除所述銅箔；在所述芯層封裝基板的第一電子元件側(cè)依次形成第二介電層及第二導電線路層，所述第二介電層內(nèi)形成有第一導電盲孔，所述第一導電盲孔電連接所述第二導電線路層及導電柱；以及在所述第二導電線路層側(cè)形成第一防焊層，其中，所述第一介電層的熱膨脹系數(shù)介于所述第一電子元件的熱膨脹系數(shù)與第一防焊層的熱膨脹系數(shù)之間，從而形成所述電子元件封裝結(jié)構(gòu)。

一種電子元件封裝結(jié)構(gòu)，包括第一介電層、嵌設(shè)于第一介電層一側(cè)的第一導電線路層、嵌設(shè)于第一介電層另一側(cè)且與所述第一導電線路層電連接的導電柱、埋設(shè)于第一介電層內(nèi)部的第一電子元件、形成與所述第一介電層遠離所述第一導電線路層側(cè)的第二介電層、形成于第二介電層的遠離第一介電層的表面的第二導電線路層、貫穿第二介電層并電連接所述導電柱與第二導電線路層的第一導電盲孔以及形成于所述第二導電線路層側(cè)的第一防焊層；所述第一導電線路層包括多個電性接觸墊及多個第一焊墊，所述導電柱形成于所述多個電性接觸墊表面且電連接所述多個電性接觸墊，所述第一電子元件焊接于多個所述第一焊墊；所述第一介電層的熱膨脹系數(shù)介于所述第一電子元件的熱膨脹系數(shù)與第一防焊層的熱膨脹系數(shù)之間。

相對于現(xiàn)有技術(shù)，本發(fā)明實施例本案的第一電子元件形成于電子元件封裝結(jié)構(gòu)內(nèi)部，從而可以降低電子元件封裝結(jié)構(gòu)的總厚度，有利于電子元件封裝結(jié)構(gòu)的輕薄化。

附圖說明

圖1是本發(fā)明實施例提供的承載板上貼合銅箔后的剖視圖。

圖2是在圖1的銅箔表面形成圖案化的第一光阻層后的剖視圖。

圖3是在圖2中的銅箔表面形成第一導電線路層后的剖視圖。

圖4是在圖3的第一導電線路層表面形成圖案化的第二光阻層后的剖視圖。

圖5是在圖4中的圖案化的第二光阻層間隙形成導電柱后的剖視圖。

圖6是去除圖5中的第一及第二光阻層后的剖視圖。

圖7是將一第一電子元件焊接于圖6中的第一導電線路層表面后的剖視圖。

圖8是在圖7中的第一導電線路層、導電柱間隙形成介電層并使介電層包覆所述第一電子元件后的剖視圖。

圖9是將圖8中的承載板及熱塑性膠體層分離去除得到兩個第二電路板中間體后的示意圖。

圖10是去除圖9中的第二電路板中間體的銅箔后得到的一個芯層封裝基板的剖視圖。

圖11是將圖10中的第二電路板中間體兩側(cè)增層得到第二及第二導電線路層后的示意圖。

圖12是在圖11的第二及第三導電線路層表面形成防焊層后的剖視圖。

圖13是本案實施例在圖12從防焊層中暴露出來的第二及第三導電線路層表面形成錫球及在第二導電線路層表面焊接第二電子元件后的剖視圖。

圖14是本案另一實施例在圖12從防焊層中暴露出來的第二及第三導電線路層表面形成錫球及在第二導電線路層表面焊接另一電子元件封裝結(jié)構(gòu)后的剖視圖。

主要元件符號說明