[發明專利]一種降低數字預失真中ADC采樣速率的方法及裝置

有效

• 申請號: 201410573047.7
• 申請日: 2014-10-23
• 公開（公告）號: CN104320095B
• 公開（公告）日: 2017-09-22
• 發明（設計）人: 王宗浩;陳文華;蘇公喆
• 申請（專利權）人: 清華大學
• 主分類號: H03F3/20
• 分類號: H03F3/20;H03F3/189;H03F1/32
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙)11201
• 代理人: 張大威

技術領域

本發明涉及數字預失真處理技術領域，特別涉及一種降低數字預失真中ADC采樣速率的方法及裝置。

背景技術

隨著通信技術的發展，寬帶信號和復雜的調制方式被應用其中。例如：QPSKQuadrature Phase Shift Keying，正交相移鍵控)、16QAM(Quadrature Amplitude Modulation，正交幅度調制)、64QAM等，復雜的調制方式將會帶來誤差向量幅度(EVM，Error Vector Magnitude)和鄰近信道功率比(ACPR)的惡化，預失真技術也被應用其中，而目前研究較多的是數字預失真技術。

圖1示出了現有的基于間接學習的數字預失真系統。從圖1看出，現有的基于間接學習的數字預失真系統包括功率放大器(PA，Power Amplifier)、衰減控制裝置5’、上下變頻器、ADC采樣裝置6’、DAC采樣裝置7’、預失真器4’和預失真器復制模塊3’。在數字預失真系統中，由于功率放大器的非線性特性造成輸出夾雜了三階交調和五階交調分量，導致輸出信號帶寬為原來的3倍甚至5倍。對于一個寬帶的發射機系統，假若信號帶寬為40M，ADC的采樣率需要200M以上才能將整個帶寬內的失真情況采集下來，而高精度高速ADC的價格較高，這也是目前寬帶通信系統數字預失真應用的一個缺點。

發明內容

本發明的目的旨在至少解決所述技術缺陷之一。

為此，本發明的一個目的在于提出一種降低數字預失真中ADC采用速率的方法，該方法大幅度了降低設備對高速ADC的需求。

為了實現上述目的，本發明一方面的實施例提供一種降低數字預失真中ADC采用速率的方法，包括如下步驟：

S1：采用平移輸入方式將功率放大器的輸入信號與輸出信號進行時間對齊，其中所述

輸出信號為ADC采樣數據；

S2：根據時間對齊后的輸入信號和輸出信號，建立正向模型，通過正向模型估計出所述功率放大器的正向模型參數；

S3：根據估計得到的正向模型參數，估計所述功率放大器的滿采樣率輸出信號；

S4：根據估計得到的所述功率放大器的輸出信號和實際功率放大器輸入信號建立逆向模型，估計出預失真器的參數；以及

S5：將所述預失真參數復制到預失真器以進行數字預失真處理。

根據本發明實施例的降低數字預失真中ADC采用速率的方法，采用低頻采樣作數字預失真的方法，解決現有技術中需要將整個頻帶內的失真信號全部采集下來的問題。本發明通過先建立正向模型估計輸出然后再建立逆向模型作預失真器的參數，解決了在采樣頻率在低于信號帶寬的情況下的進行數字預失真方法，大幅度了降低設備對高速ADC的需求。

進一步，所述采用平移輸入方式將功率放大器的輸入信號與ADC采樣數據進行對齊，包括如下步驟：

S11：開始，令k＝0；

S12：將輸入信號向左和向右每隔N^-k,平移一次，左右各平移N-1次，得到總共2N-1個序列，分別記序號為-(N-1),…,0,…,(N-1)，然后將上述序列與輸出的低采樣率信號進行相關運算，求得各相關峰，其中最大的序號為n∈[-(N-1),(N-1)]，將原來的輸入信號平移n/N^-k代替輸入信號，

S13:比較誤差范圍N^-K與所允許的最小模對齊精度e的大小，如果大于e，，則設置k＝k+1循環S12和S13，如果到達模型精度則終止循環；

S14:最終的延遲可以表示為

本發明的另一個目的在于提出一種降低數字預失真中ADC采樣速率的裝置，該裝置大幅度了降低設備對高速ADC的需求。