[發明專利]一種降低數字預失真中ADC采樣速率的方法及裝置

有效

• 申請號: 201410573047.7
• 申請日: 2014-10-23
• 公開（公告）號: CN104320095B
• 公開（公告）日: 2017-09-22
• 發明（設計）人: 王宗浩;陳文華;蘇公喆
• 申請（專利權）人: 清華大學
• 主分類號: H03F3/20
• 分類號: H03F3/20;H03F3/189;H03F1/32
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙)11201
• 代理人: 張大威

1.一種降低數字預失真中ADC采樣速率的方法，其特征在于，包括如下步驟：

S1：將功率放大器的輸入信號與輸出信號進行時間對齊，其中所述輸出信號為ADC采樣數據，具體包括：

S11：開始，令k＝0；

S12：將輸入信號向左和向右每隔N^-k,平移一次，左右各平移N-1次，得到總共2N-1個序列，分別記序號為-(N-1),…,0,…,(N-1)，然后將上述序列與輸出的低采樣率信號進行相關運算，求得各相關峰，其中最大的序號為n∈[-(N-1),(N-1)]，將原來的輸入信號平移n/N^-k代替輸入信號，

S13:比較誤差范圍N^-K與所允許的最小模對齊精度e的大小，如果大于e，則設置k＝k+1循環S12和S13，如果到達模型精度則終止循環；

S14:最終的延遲可以表示為

S2：根據時間對齊后的輸入信號和輸出信號，建立正向模型，通過正向模型估計出所述功率放大器的正向模型參數；

S3：根據估計得到的正向模型參數，估計所述功率放大器的滿采樣率輸出信號；

S4：根據估計得到的所述功率放大器的輸出信號和實際功率放大器輸入信號建立逆向模型，估計出預失真器的參數；以及

S5：將所述預失真參數復制到預失真器以進行數字預失真處理。

2.一種降低數字預失真中ADC采樣速率的裝置，其特征在于，包括：

正向模型估計模塊，所述正向模型估計模塊的輸入端分別與ADC采樣裝置和DAC采樣裝置相連，所述ADC采樣裝置通過下變頻器與衰減控制裝置相連，所述DAC采樣裝置通過上變頻器與功率放大器相連，所述模型估計模塊用于將所述功率放大器的輸入信號與所述ADC采樣裝置的ADC采樣數據進行對齊，并通過正向模型估計出所述功率放大器的正向模型參數，其中，所述正向模型估計模塊采用下述步驟將所述功率放大器的輸入信號與輸出信號進行時間對齊：

S11：開始，令k＝0；

S12：所述正向模型估計模塊將輸入信號向左和向右每隔N^-k,平移一次，左右各平移N-1次，得到總共2N-1個序列，分別記序號為-(N-1),…,0,…,(N-1)，然后將上述序列與輸出的低采樣率信號進行相關運算，求得各相關峰，其中最大的序號為n∈[-(N-1),(N-1)]，將原來的輸入信號平移n/N^-k代替輸入信號，

S13:所述正向模型估計模塊比較誤差范圍N^-K與所允許的最小模對齊精度e的大小，如果大于e，則設置k＝k+1循環S12和S13，如果到達模型精度則終止循環；

S14:所述正向模型估計模塊設置最終的延遲可以表示為

輸出補全模塊，所述輸出補全模塊的輸入端與所述正向模型估計模塊的輸出端相連，所述輸出補全模塊的輸出端與預失真器的輸入端相連，用于根據估計得到的所述功率放大器的輸出信號和實際功率放大器輸入信號建立逆向模型，估計出預失真器的參數；以及

預失真器復制模塊，所述預失真復制模塊的輸出端與所述輸出補全模塊的輸入端相連，用于將所述預失真參數復制到所述預失真器以進行數字預失真處理。