[發明專利]薄膜晶體管及像素結構

有效

• 申請號: 201410570625.1
• 申請日: 2014-10-23
• 公開（公告）號: CN104269442A
• 公開（公告）日: 2015-01-07
• 發明（設計）人: 陳培銘
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L29/06;H01L27/12
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 張浴月;金鵬

技術領域

本發明涉及一種薄膜晶體管及像素結構，尤其涉及一種具有斜向設置的氧化物半導體溝道層的薄膜晶體管及具有超高解析度的像素結構。

背景技術

相較于非晶硅薄膜晶體管(amorphous?silicon?thin?film?transistor,a-Si?TFT)，氧化物薄膜晶體管(oxide?thin?film?transistor,oxide?TFT)具有較高的載子遷移率，因此逐漸被應用在高解析度(～350ppi)的顯示面板的像素結構。然而，目前氧化物薄膜晶體管仍受限于關鍵工藝能力使得其尺寸無法進一步縮減，因此無法在兼顧像素結構開口率的同時應用于超高解析度(>500ppi)顯示面板上。

發明內容

本發明的目的之一在于提供一種具有縮減的尺寸的薄膜晶體管以及具有超高解析度(>500ppi(Pixels?Per?Inch))的像素結構。

本發明的一實施例提供一種薄膜晶體管，包括一基板、一柵極、一柵極絕緣層、一氧化物半導體溝道層、一介電層、一源極以及一漏極。柵極設置于基板上并與一柵極線連接，其中柵極線實質上沿一第一方向延伸，且柵極線包括一第一柵極線段與一第二柵極線段，柵極的一端與第一柵極線段連接，且柵極的另一端與第二柵極線段連接，柵極實質上沿一第二方向延伸，且第二方向與第一方向不平行也不垂直。柵極絕緣層覆蓋于柵極上；氧化物半導體溝道層設置于柵極絕緣層上并與柵極在一垂直投影方向上重疊，其中氧化物半導體溝道層實質上沿第二方向延伸。介電層設置于柵極絕緣層與氧化物半導體溝道層上，介電層具有一第一接觸洞與一第二接觸洞，分別部分暴露出氧化物半導體溝道層，其中第一接觸洞的一中心點與第二接觸洞的一中心點在第一方向上不共線。源極設置于介電層上并經由第一接觸洞與氧化物半導體溝道層接觸且連接，其中源極與一數據線連接，且數據線實質上沿一第三方向延伸。漏極設置于介電層上并經由第二接觸洞與氧化物半導體溝道層接觸且連接。

本發明的另一實施例提供一種像素結構，包括上述薄膜晶體管，以及一像素電極，設置于基板與介電層之上且連接漏極。

本發明的薄膜晶體管可有效縮減薄膜晶體管在第一方向上的寬度，有效提升集成電路在布局上的元件積集度。本發明的像素結構的薄膜晶體管可以大幅提升解析度。

附圖說明

圖1示出了本發明的第一實施例的薄膜晶體管的俯視圖。

圖2示出了本發明的第一實施例的薄膜晶體管沿圖1的剖線A-A’示出的剖視圖。

圖3示出了本發明的一對照實施例的薄膜晶體管的示意圖。

圖4示出了本發明的第二實施例的薄膜晶體管的示意圖。

圖5示出了本發明的第三實施例的薄膜晶體管的示意圖。

圖6示出了本發明的第一實施例的像素結構的俯視圖。

圖7示出了本發明的第一實施例的像素結構沿圖6的剖線B-B’示出的剖視圖。

圖8示出了本發明的第二實施例的像素結構的示意圖。

圖9示出了本發明的第三實施例的像素結構的示意圖。

圖10示出了本發明的第四實施例的像素結構的示意圖。

圖11示出了本發明的第五實施例的像素結構的示意圖。

上述附圖中的附圖標記說明如下：

1????????薄膜晶體管???????????10????????基板

G????????柵極?????????????????GI????????柵極絕緣層

CH???????氧化物半導體通道層???ES????????介電層

S????????源極?????????????????D?????????漏極

GL???????柵極線???????????????D1????????第一方向

GL1??????第一柵極線段?????????GL2???????第二柵極線段

D2???????第二方向?????????????x1????????長邊

L1???????第一段???????????????L2????????第二段

x2???????長邊?????????????????x3????????長邊

D3???????第三方向?????????????Z?????????垂直投影方向

TH1??????第一接觸洞???????????TH2???????第二接觸洞