[發明專利]半導體結構及其制造方法

有效

• 申請號: 201410568709.1
• 申請日: 2014-10-23
• 公開（公告）號: CN105529323B
• 公開（公告）日: 2018-06-26
• 發明（設計）人: 賴二琨
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L21/50
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種半導體結構，包括：

一基板，具有一凹槽；

一條狀疊層結構，形成于該凹槽內，該條狀疊層結構包括：

多個導電條，各該導電條具有一水平導電段及二垂直導電段連接于對應的該水平導電段，該水平導電段的延伸方向平行于該凹槽的一底部，這些垂直導電段的延伸方向垂直于該凹槽的該底部；及

多個絕緣條，這些導電條與這些絕緣條是交錯設置，各該絕緣條具有一水平絕緣段及二垂直絕緣段連接于對應的該水平絕緣段，這些垂直絕緣段的延伸方向平行于這些垂直導電段的延伸方向，且這些垂直絕緣段的一寬度大于對應的該水平絕緣段的一厚度；以及

至少一導電結構，電性連接于這些導電條的至少其中之一；

其中該條狀疊層結構具有一水平疊層段對應這些水平導電段，該條狀疊層結構具有二垂直疊層段對應這些垂直導電段，這些垂直疊層段的一寬度大于該水平疊層段的一厚度。

2.根據權利要求1所述的半導體結構，其中該至少一導電結構電性連接于這些垂直導電段的至少其中之一。

3.根據權利要求1所述的半導體結構，其中這些垂直導電段的一寬度大于對應的該水平導電段的一厚度，該水平導電段的該厚度為160～200埃。

4.根據權利要求1所述的半導體結構，其中該水平絕緣段的該厚度為160～200埃。

5.根據權利要求1所述的半導體結構，更包括：

一介電結構形成于該基板上，其中該至少一導電結構形成于該介電結構中；以及

一刻蝕停止層，形成于該基板和該介電結構之間。

6.一種半導體結構的制造方法，包括：

提供一基板，包括形成一凹槽于該基板內；

形成一條狀疊層結構于該凹槽內，包括：

形成多個導電條，各該導電條具有一水平導電段及二垂直導電段連接于對應的該水平導電段，該水平導電段的延伸方向平行于該凹槽的一底部，這些垂直導電段的延伸方向垂直于該凹槽的該底部；及

形成多個絕緣條，這些導電條與這些絕緣條是交錯設置，各該絕緣條具有一水平絕緣段及二垂直絕緣段連接于對應的該水平絕緣段，這些垂直絕緣段的延伸方向平行于這些垂直導電段的延伸方向，且這些垂直絕緣段的一寬度大于對應的該水平絕緣段的一厚度；以及

形成至少一導電結構，其中該至少一導電結構電性連接于這些導電條的至少其中之一；

其中該條狀疊層結構具有一水平疊層段對應這些水平導電段，該條狀疊層結構具有二垂直疊層段對應這些垂直導電段，這些垂直疊層段的一寬度大于該水平疊層段的一厚度。

7.根據權利要求6所述的半導體結構的制造方法，其中形成該條狀疊層結構更包括：

形成二導電間隔層于該凹槽的二相對側壁上；

形成一導電層于這些導電間隔層上及該凹槽的該底部；

形成一絕緣層于該導電層上；

形成二個該導電間隔層于該絕緣層上；以及

依序重復前述形成該導電層于這些導電間隔層上及該凹槽的該底部、形成該絕緣層于該導電層上、及形成二個該導電間隔層于該絕緣層上，以形成多個該導電層、多個該導電間隔層及多個該絕緣層。

8.根據權利要求7所述的半導體結構的制造方法，更包括：

平坦化這些絕緣層及這些導電層，其中每二個該導電間隔層與平坦化后的每一個該導電層形成這些導電條其中之一，這些絕緣層平坦化后形成這些絕緣條，其中這些垂直導電段的一寬度大于對應的該水平導電段的一厚度。

9.根據權利要求6所述的半導體結構的制造方法，其中形成該條狀疊層結構更包括：

形成一導電層于該凹槽內；

形成二絕緣間隔層于該導電層上對應于該凹槽的二相對側壁處；

形成一絕緣層于這些絕緣間隔層上及該凹槽的該底部；

形成一個該導電層于該絕緣層上；以及

依序重復前述形成該二絕緣間隔層于該導電層上、形成該絕緣層于這些絕緣間隔層上及該凹槽的該底部、及形成一個該導電層于該絕緣層上，以形成多個該導電層、多個該絕緣間隔層及多個該絕緣層。

10.根據權利要求9所述的半導體結構的制造方法，更包括：

平坦化這些絕緣層及這些導電層，其中每二個該絕緣間隔層與平坦化后的每一個該絕緣層形成這些絕緣條其中之一，這些導電層平坦化后形成這些導電條。