[發明專利]一種防止總線死鎖的裝置及方法

有效

• 申請號: 201410558296.9
• 申請日: 2014-10-20
• 公開（公告）號: CN105589821B
• 公開（公告）日: 2019-03-12
• 發明（設計）人: 蔣建平
• 申請（專利權）人: 深圳市中興微電子技術有限公司
• 主分類號: G06F13/36
• 分類號: G06F13/36
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 張穎玲;蔣雅潔

本發明公開了一種防止總線死鎖的裝置，包括：外設延時單元，用于監測總線和外設之間的總線狀態，得到第一總線狀態信號發送給狀態監控單元，并根據收到的復位控制指令對總線和外設之間的第一握手信號進行復位操作；處理器延時單元，用于監測總線和處理器之間的總線狀態得到，第二總線狀態信號發送給狀態監控單元，并根據收到的復位控制指令對總線和處理器之間的第二握手信號進行復位操作；狀態監控單元，用于對所述第一總線狀態信號和/或第二總線狀態信號計時，當計時時間超過對應設定時間時，發送復位控制指令，使得所述外設延時單元和處理器延時單元對握手信號進行復位。本發明還同時公開了一種防止芯片總線死鎖的方法。

技術領域

本發明涉及總線控制技術領域，尤其涉及一種防止總線死鎖的裝置及方法。

背景技術

電子設備普遍存在于社會生產、生活的各個領域，極大地提高了社會的生產力和生活的水平。隨著科技的進步，電子設備的芯片設計規模日益增大，芯片設計、芯片中連接各個設備的總線設計、以及總線和處理器或總線和外設之間的交互也越來越復雜。這里，外設是指和總線連接的功能單元。

一般，電子設備的處理器通過總線和外設交互時，由處理器發出操作指令，外設對操作指令進行響應操作。在這個操作過程中，處理器和外設通過總線連接。當外設對處理器的完成響應操作時，會向處理器發出反饋信號，反饋信號屬于總線信號的一部分。處理器向外設發出操作指令，操作指令通過總線向外設發出有效信號，但響應操作和有效信號在不同的總線類型中表現方式不一樣，有的是一組信號或一個信號，有的是數據包等；這樣，就可能導致處理器和外設之間的數據傳遞出現異常，因此，需要針對不同類型的信號進行總線設計。

目前，處理器和外設之間的數據傳遞出現異常主要包括兩個方面：一方面，當總線設計異常時，處理器發出的操作指令無法正確到達外設，進而導致外設沒有進行響應操作；另一方面，外設接收到了處理器發出的操作指令，但由于外設的異常導致外設沒有產生對應操作指令的響應操作，或響應操作在總線中傳遞時出現異常，則會導致處理器處于等待狀態，進而出現總線死鎖現象，直接導致處理器無法繼續執行后續指令。通常，通過斷電或重新復位才能使處理器或外設正常工作，但斷電或重新復位可能會導致系統故障。現有解決總線死鎖的解決方法是增加檢測電路，或增加協處理器進行總線異常的處理，但該方法無法從根本上解決總線死鎖問題。

發明內容

有鑒于此，本發明實施例期望提供一種防止總線死鎖的裝置及方法，至少能解決現有總線死鎖的技術問題。

本發明實施例的技術方案是這樣實現的：

本發明實施例提供了一種防止總線死鎖的裝置，所述裝置包括：

外設延時單元，用于監測總線和外設之間的總線狀態，得到第一總線狀態信號發送給狀態監控單元，并根據收到的復位控制指令對總線和外設之間的第一握手信號進行復位操作；

處理器延時單元，用于監測總線和處理器之間的總線狀態，得到第二總線狀態信號發送給狀態監控單元，并根據收到的復位控制指令對總線和處理器之間的第二握手信號進行復位操作；

狀態監控單元，用于對所述第一總線狀態信號內的數據信號進行計時，得到第一計時時間，當所述第一計時時間超過第一設定時間時，向所述外設延時單元發送第一復位控制指令；所述第一復位控制指令用于使所述外設延時單元對所述第一握手信號進行復位操作；和/或對所述第二總線狀態信號內的數據信號進行計時，得到第二計時時間，當所述第二計時時間超過第二設定時間時，向所述處理器延時單元發送第二復位控制指令；所述第二復位控制指令用于使所述處理器延時單元對所述第二握手信號進行復位操作。

上述方案中，所述裝置包括：

總線配置單元，用于向所述外設延時單元發送第一配置信號，所述第一配置信號用于使能所述外設延時單元對所述第一握手信號的復位操作；和/或向所述處理器延時單元發送第二配置信號；所述第二配置信號用于使能所述處理器延時單元對所述第二握手信號的復位操作。