[發明專利]用于接收器均衡適配的系統和方法

在審

• 申請號: 201410555311.4
• 申請日: 2014-10-17
• 公開（公告）號: CN104580040A
• 公開（公告）日: 2015-04-29
• 發明（設計）人: 丁瑋琦;李偉
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H04L25/03
• 分類號: H04L25/03
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

技術領域

本發明總地涉及數據通信。更具體而言，本發明涉及用于高速數據鏈路的電路系統(circuitry)。

背景技術

高速數據鏈路被用于在系統中的設備之間傳送數據。在這種高速數據鏈路的數據速率日益增高下，已開發出串行接口協議。

發明內容

一個實施例涉及一種使接收器適配輸入數據信號均衡的方法。可變增益放大器(VGA)回路使用初始閾值電壓適配VGA電路，從而調節VGA增益設定，以調整饋入判定反饋均衡(DFE)電路的數據振幅。此外，DFE適配回路可使用初始閾值電壓適配DFE電路。當完成VGA的適配時，凍結VGA增益設定，并且可通過閾值適配回路執行閾值電壓的適配。

另一實施例涉及一種用于接收器均衡適配的系統。該系統包括：DFE適配電路模塊，其適配接收器的DFE電路；CTLE適配電路模塊，其適配接收器的CTLE電路；以及閾值適配電路模塊，其適配饋入DFE適配電路和CTLE適配電路的閾值電壓。該系統可進一步包括：VGA適配電路模塊，其適配VGA電路。

還公開了其它實施例和特征。

附圖說明

圖1描繪了根據本發明實施例的用于接收器的例示性輪系(wheel-train)RX?EQ適配引擎；

圖2為根據本發明實施例的適配接收器均衡器的例示性方法的流程圖；

圖3描繪了根據本發明實施例的輪系適配引擎的各個方面；

圖4A描繪了根據本發明實施例的適配回路帶寬之間的關系；

圖4B描繪了來自RX?EQ適配系統的模擬的結果，以說明根據本發明實施例的適配回路帶寬之間的關系；

圖4C描繪了根據本發明實施例的自適應均衡前后的輸入信號的例示性眼圖；

圖5為根據本發明實施例的VGA適配方法的流程圖；

圖6為根據本發明實施例的初始化程序的流程圖；

圖7為根據本發明實施例的符號-符號(sign-sign)LMS程序的流程圖；

圖8A為根據本發明實施例的描繪VGA適配到時、收斂和完成條件的示例曲線圖；

圖8B描繪了根據本發明實施例的用于確定VGA收斂到時和VGA適配完成的程序的流程圖；

圖9為根據本發明實施例的VGA適配延續程序的流程圖；

圖10為示出根據本發明實施例的用于CTLE?DC適配的例示性數字-模擬轉換(DAC)順序表的圖；

圖11為根據本發明實施例的VGA-適配-完成程序的流程圖；

圖12為根據本發明實施例的用于觸發VGA適配的流程圖；

圖13為根據本發明實施例的使用迫零最小均方(ZF?LMS)程序進行CTLE?AC適配的方法的例示性實施的流程圖；

圖14為描繪根據本發明實施例的CTLE前后的110模式信號的圖；

圖15為根據本發明實施例的確定CTLE適配完成狀態的CTLE?AC到時(Time?Up)程序的例示性實施的流程圖；

圖16A至圖16F描繪了根據本發明實施例的例示性CTLE?AC?DAC順序圖表；

圖17A至圖17C描繪了根據本發明實施例的以第一閾值進行錯誤信號篩選的結果；

圖17D至圖17F描繪了根據本發明實施例的使用第二閾值進行錯誤信號篩選的結果；

圖18A和圖18B分別描繪了根據本發明實施例的CTLE?AC和DC適配；

圖19為根據本發明實施例的DFE適配方法的流程圖；

圖20為描繪根據本發明實施例的固定帶寬模式的抽頭加權更新的圖；

圖21為描繪根據本發明實施例的可變帶寬模式的抽頭加權更新的圖；

圖22為根據本發明實施例的多抽頭反饋濾波器的圖；

圖23為根據本發明實施例的用于反饋濾波器的固定和浮動抽頭的圖；

圖24A為根據本發明實施例的用于檢測DFE適配收斂的程序的流程圖；

圖24B為圖示根據本發明實施例的粗分辨率模式和細分辨率模式中的振幅收斂的曲線圖；

圖25A為根據本發明實施例的可變帶寬DFE適配方法的流程圖；

圖25B為圖示根據本發明實施例的當錯誤信號差低于閾值時不發生DFE加權更新的圖；

圖26為根據本發明實施例的DFE浮動抽頭適配方法的流程圖；

圖27為能夠包括本發明各方面的現場可編程門陣列(FPGA)的簡化部分框圖；以及