[發明專利]用于接收器均衡適配的系統和方法

在審

• 申請號: 201410555311.4
• 申請日: 2014-10-17
• 公開（公告）號: CN104580040A
• 公開（公告）日: 2015-04-29
• 發明（設計）人: 丁瑋琦;李偉
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H04L25/03
• 分類號: H04L25/03
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種使接收器適配輸入數據信號均衡的方法，所述方法包含：

將閾值電壓設定為初始閾值電壓；

通過接收器均衡(RX?EQ)適配引擎的可變增益放大器(VGA)適配回路，使用所述初始閾值電壓執行VGA的適配，從而調節VGA增益設定以調整饋入判定反饋均衡(DFE)電路的數據振幅；

通過所述RX?EQ適配引擎的DFE適配回路，使用所述初始閾值電壓執行所述DFE電路的適配；以及

當完成所述VGA的適配時，則凍結所述VGA增益設定，并通過所述RX?EQ適配引擎的閾值適配回路執行所述閾值電壓的適配。

2.如權利要求1所述的方法，進一步包含：

執行連續時間線性均衡(CTLE)振幅的適配。

3.如權利要求1所述的方法，進一步包含：

通過所述RX?EQ適配引擎的連續時間線性均衡(CTLE)適配回路，使用所述初始閾值電壓執行CTLE頻率適配。

4.如權利要求1所述的方法，進一步包含：

當完成所述閾值電壓的適配時，則確定所述閾值電壓是否在由下限和上限界定的可接受范圍內；以及

若所述閾值電壓在所述可接受范圍外，則觸發所述VGA的適配的執行。

5.如權利要求4所述的方法，進一步包含：

若所述閾值電壓在所述可接受范圍內，則將自所述VGA增益設定起的時間間隔計數與VGA適配觸發器進行比較；以及

若所述時間間隔計數大于所述VGA適配觸發器，則觸發所述VGA的適配的執行。

6.如權利要求1-5中的任一項所述的方法，其中，時鐘數據恢復電路的帶寬高于用于調節所述VGA增益設定的帶寬，并且用于調節所述VGA增益設定的帶寬高于用于所述DFE電路的適配的帶寬。

7.如權利要求6所述的方法，其中，所述用于所述DFE電路的適配的帶寬高于用于CTLE頻率適配的帶寬。

8.如權利要求7所述的方法，其中，所述用于CTLE頻率適配的帶寬高于用于所述閾值電壓的適配的帶寬。

9.一種用于接收器均衡適配的系統，所述系統包含：

判定反饋均衡(DFE)適配電路模塊，其適配接收器的DFE電路；

連續時間線性均衡(CTLE)適配電路模塊，其適配所述接收器的CTLE電路；以及

閾值適配電路模塊，其適配饋入所述DFE適配電路和所述CTLE適配電路的閾值電壓。

10.如權利要求9所述的系統，進一步包含：

可變增益放大器(VGA)適配電路模塊，其適配VGA電路。

11.如權利要求10所述的系統，其中，所述VGA適配電路模塊使用初始閾值電壓調節VGA增益設定并隨后凍結所述VGA增益設定。

12.如權利要求11所述的系統，其中，當所述VGA增益設定被凍結時，饋入所述VGA適配電路模塊和所述CTLE適配電路模塊的閾值電壓從所述初始閾值電壓切換成自適應閾值電壓，并且所述閾值適配電路模塊適配所述自適應閾值電壓。

13.如權利要求12所述的系統，其中，當所述閾值適配電路模塊完成所述自適應閾值電壓的適配時，所述閾值適配電路模塊確定所述閾值電壓是否在由下限和上限界定的可接受范圍內。

14.如權利要求13所述的系統，

其中，若所述閾值電壓在所述可接受范圍外，則所述閾值適配電路模塊觸發所述VGA適配電路模塊以適配所述VGA增益設定；并且

其中，若所述閾值電壓在所述可接受范圍內，則所述閾值適配電路模塊將自所述VGA增益設定被凍結起的時間間隔計數與VGA適配觸發器進行比較，并且若所述時間間隔計數大于所述VGA適配觸發器，則所述閾值適配電路模塊觸發所述VGA適配電路模塊以適配所述VGA增益設定。

15.如權利要求10-14中的任一項所述的系統，其中，所述接收器的時鐘數據恢復電路的帶寬高于用于調節所述VGA增益設定的帶寬，并且其中用于調節所述VGA增益設定的帶寬高于用于所述DFE電路的適配的帶寬。