[發(fā)明專利]用于接收器均衡適配的系統(tǒng)和方法

在審

• 申請?zhí)枺?/td>: 201410555311.4
• 申請日: 2014-10-17
• 公開（公告）號: CN104580040A
• 公開（公告）日: 2015-04-29
• 發(fā)明（設(shè)計(jì)）人: 丁瑋琦;李偉
• 申請（專利權(quán)）人: 阿爾特拉公司
• 主分類號: H04L25/03
• 分類號: H04L25/03
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華

1.一種使接收器適配輸入數(shù)據(jù)信號均衡的方法，所述方法包含：

將閾值電壓設(shè)定為初始閾值電壓；

通過接收器均衡(RX?EQ)適配引擎的可變增益放大器(VGA)適配回路，使用所述初始閾值電壓執(zhí)行VGA的適配，從而調(diào)節(jié)VGA增益設(shè)定以調(diào)整饋入判定反饋均衡(DFE)電路的數(shù)據(jù)振幅；

通過所述RX?EQ適配引擎的DFE適配回路，使用所述初始閾值電壓執(zhí)行所述DFE電路的適配；以及

當(dāng)完成所述VGA的適配時(shí)，則凍結(jié)所述VGA增益設(shè)定，并通過所述RX?EQ適配引擎的閾值適配回路執(zhí)行所述閾值電壓的適配。

2.如權(quán)利要求1所述的方法，進(jìn)一步包含：

執(zhí)行連續(xù)時(shí)間線性均衡(CTLE)振幅的適配。

3.如權(quán)利要求1所述的方法，進(jìn)一步包含：

通過所述RX?EQ適配引擎的連續(xù)時(shí)間線性均衡(CTLE)適配回路，使用所述初始閾值電壓執(zhí)行CTLE頻率適配。

4.如權(quán)利要求1所述的方法，進(jìn)一步包含：

當(dāng)完成所述閾值電壓的適配時(shí)，則確定所述閾值電壓是否在由下限和上限界定的可接受范圍內(nèi)；以及

若所述閾值電壓在所述可接受范圍外，則觸發(fā)所述VGA的適配的執(zhí)行。

5.如權(quán)利要求4所述的方法，進(jìn)一步包含：

若所述閾值電壓在所述可接受范圍內(nèi)，則將自所述VGA增益設(shè)定起的時(shí)間間隔計(jì)數(shù)與VGA適配觸發(fā)器進(jìn)行比較；以及

若所述時(shí)間間隔計(jì)數(shù)大于所述VGA適配觸發(fā)器，則觸發(fā)所述VGA的適配的執(zhí)行。

6.如權(quán)利要求1-5中的任一項(xiàng)所述的方法，其中，時(shí)鐘數(shù)據(jù)恢復(fù)電路的帶寬高于用于調(diào)節(jié)所述VGA增益設(shè)定的帶寬，并且用于調(diào)節(jié)所述VGA增益設(shè)定的帶寬高于用于所述DFE電路的適配的帶寬。

7.如權(quán)利要求6所述的方法，其中，所述用于所述DFE電路的適配的帶寬高于用于CTLE頻率適配的帶寬。

8.如權(quán)利要求7所述的方法，其中，所述用于CTLE頻率適配的帶寬高于用于所述閾值電壓的適配的帶寬。

9.一種用于接收器均衡適配的系統(tǒng)，所述系統(tǒng)包含：

判定反饋均衡(DFE)適配電路模塊，其適配接收器的DFE電路；

連續(xù)時(shí)間線性均衡(CTLE)適配電路模塊，其適配所述接收器的CTLE電路；以及

閾值適配電路模塊，其適配饋入所述DFE適配電路和所述CTLE適配電路的閾值電壓。

10.如權(quán)利要求9所述的系統(tǒng)，進(jìn)一步包含：

可變增益放大器(VGA)適配電路模塊，其適配VGA電路。

11.如權(quán)利要求10所述的系統(tǒng)，其中，所述VGA適配電路模塊使用初始閾值電壓調(diào)節(jié)VGA增益設(shè)定并隨后凍結(jié)所述VGA增益設(shè)定。

12.如權(quán)利要求11所述的系統(tǒng)，其中，當(dāng)所述VGA增益設(shè)定被凍結(jié)時(shí)，饋入所述VGA適配電路模塊和所述CTLE適配電路模塊的閾值電壓從所述初始閾值電壓切換成自適應(yīng)閾值電壓，并且所述閾值適配電路模塊適配所述自適應(yīng)閾值電壓。

13.如權(quán)利要求12所述的系統(tǒng)，其中，當(dāng)所述閾值適配電路模塊完成所述自適應(yīng)閾值電壓的適配時(shí)，所述閾值適配電路模塊確定所述閾值電壓是否在由下限和上限界定的可接受范圍內(nèi)。

14.如權(quán)利要求13所述的系統(tǒng)，

其中，若所述閾值電壓在所述可接受范圍外，則所述閾值適配電路模塊觸發(fā)所述VGA適配電路模塊以適配所述VGA增益設(shè)定；并且

其中，若所述閾值電壓在所述可接受范圍內(nèi)，則所述閾值適配電路模塊將自所述VGA增益設(shè)定被凍結(jié)起的時(shí)間間隔計(jì)數(shù)與VGA適配觸發(fā)器進(jìn)行比較，并且若所述時(shí)間間隔計(jì)數(shù)大于所述VGA適配觸發(fā)器，則所述閾值適配電路模塊觸發(fā)所述VGA適配電路模塊以適配所述VGA增益設(shè)定。

15.如權(quán)利要求10-14中的任一項(xiàng)所述的系統(tǒng)，其中，所述接收器的時(shí)鐘數(shù)據(jù)恢復(fù)電路的帶寬高于用于調(diào)節(jié)所述VGA增益設(shè)定的帶寬，并且其中用于調(diào)節(jié)所述VGA增益設(shè)定的帶寬高于用于所述DFE電路的適配的帶寬。