[發明專利]用于數據元素的交織存儲的數據處理設備和方法

有效

• 申請號: 201410554913.8
• 申請日: 2014-10-17
• 公開（公告）號: CN104572480B
• 公開（公告）日: 2019-11-12
• 發明（設計）人: 干納施·蘇亞那拉亞安·達斯卡;魯納·霍姆;斯蒂芬·約翰·希爾
• 申請（專利權）人: ARM有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F9/38
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 李曉冬

本公開提供了一種用于數據元素的交織存儲的數據處理設備和方法。一種數據處理設備100包括以交織方式存儲比特的多個數據元素的多個存儲電路130、160。數據處理設備還包括具有若干個通道120的數據使用裝置110。數據使用裝置能夠單獨地訪問多個存儲電路130、160中的每一個以將多個數據元素的子集或多個數據元素中的每一個的y個比特接收到通道120中。數據使用裝置110還能夠執行多個通道120中的每一個的公共指令。比特的關系使得b大于y并且是y的整數倍。多個存儲電路130、160中的每一個存儲數據元素中的每一個的至多y個比特。此外，存儲電路130、160中的每一個存儲多個數據元素中的至多y/b個。通過以此方式執行交織，多個存儲電路130、160包括不多于b/y個存儲電路。

技術領域

本發明涉及數據處理領域。具體來說，本發明涉及數據元素的交織存儲(interleaved storage)。

背景技術

在單指令多數據(SIMD)架構中，數據處理元件(也稱為數據使用裝置(consumer))可以立刻對幾個數據元素執行單個指令。數據處理元件從存儲電路獲得數據元素。每個數據元素隨后被插入到處理元件的單獨通道中，并且單個指令隨后可以在每個通道(lane)上并行地執行。因此，同時對許多數據元素執行一個指令，由此提供數據并行化。

處理元件可以從共同地形成SIMD寄存器的多個通用寄存器獲取多個數據元素。為了處理元件可以并行地訪問構成數據元素的比特，必須將每個通用寄存器提供在單獨的寄存器組(register bank)中。如果將兩個這樣的寄存器提供在相同的寄存器組中，則將需要對那個寄存器組(或多個訪問端口)進行兩次訪問來檢索存儲于其中的比特。由于對寄存器組的每次訪問耗費時間，所以將會增加處理元件的等待時間。

通常，處理元件沒有SIMD寄存器寬。也就是說，處理元件可以保持比SIMD寄存器能夠存儲的比特少的比特(bit)。因此，處理元件可以選擇分批處理存儲在SIMD寄存器中的數據元素，或者可以迭代地處理存儲在SIMD寄存器中的每個數據元素的子集。例如，可以首先處理每個數據元素的頂部32個比特，隨后處理每個數據元素的底部32個比特。處理元件在任何特定時刻所使用的技術可以取決于所執行的運算，并且具體來說取決于哪種技術將最有效。

可以單獨地或組合地訪問構成SIMD寄存器的寄存器，以獲取處理元件所必需的數據。因此，必需在構成或提供SIMD寄存器的寄存器組之間提供多路復用邏輯。然而，每個寄存器組和多路復用邏輯都占用空間并且消耗功率，這是不利的。

發明內容

根據一個方面，提供一種數據處理設備，包括：配置成以交織方式存儲b個比特的多個數據元素的多個存儲電路；以及包括多個通道的數據使用裝置，其被配置成能夠單獨地訪問所述多個存儲電路中的每一個、將所述多個數據元素的子集或所述多個數據元素中的每一個的y個比特接收到所述多個通道中并且在所述多個通道的每一個上執行公共指令，其中b大于y并且是y的整數倍；其中所述多個存儲電路中的每一個被配置成存儲所述數據元素中的每一個的至多y個比特；其中所述多個存儲電路中的每一個被配置成存儲所述多個數據元素中的至多y/b個；以及其中所述多個存儲電路包括不多于b/y個存儲電路。

數據使用裝置可以以下方式中的任一種從存儲電路并行地訪問比特：在第一方式中，數據使用裝置將多個數據元素的子集接收到多個通道中。在第二種方式中，數據使用裝置將多個數據元素中的每一個的比特的子集y接收在存儲電路中。如以上所論述，數據使用裝置可以取決于在具體時間哪種最有效來在這些方式之間改變。在任一種狀況下，存在數據使用裝置未并行地訪問的構成數據元素的某些比特組合。數據使用裝置未并行地訪問的比特組合可以存儲在相同的存儲電路中。因此，將減少存儲電路的數量且因此減少電路量和功率要求，而不需要數據使用裝置對相同的存儲電路進行多次訪問，這將會增加等待時間。