[發明專利]一種NAND閃存及制備方法

有效

• 申請號: 201410550486.6
• 申請日: 2014-10-16
• 公開（公告）號: CN104269409A
• 公開（公告）日: 2015-01-07
• 發明（設計）人: 亢勇;陳邦明
• 申請（專利權）人: 上海新儲集成電路有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 上海申新律師事務所 31272
• 代理人: 吳俊

1.一種NAND閃存制備方法，其特征在于，包括如下步驟：

提供一設置有隔離區和有源區的襯底，所述襯底中定義有CMOS電路區和存儲單元陣列區；

在所述襯底的上表面依次沉積一介電層和第一柵極材料層，刻蝕所述第一柵極材料層形成浮柵，且位于所述儲存單元區之上的浮柵位于相鄰所述隔離區之間的襯底之上；

制備第一絕緣材料層覆蓋在所述浮柵的上表面，且該第一絕緣材料層覆蓋在存儲單元陣列區之上的浮柵之間的介電層上表面；

制備一犧牲柵極覆蓋在第一絕緣材料層的上表面，且位于存儲單元陣列區中的犧牲柵極同時將底部兩側浮柵的中間區域進行覆蓋；

于所述CMOS電路區的襯底中形成源/漏極；

沉積第二絕緣材料層并拋光至犧牲柵極的上表面，移除所述犧牲柵極；

移除位于所述CMOS電路區中的第一絕緣材料層及浮柵；

沉積第二柵極材料層并拋光至所述第二絕緣材料層的上表面形成控制柵；

形成金屬互聯結構。

2.如權利要求1所述的制備方法，其特征在于，采用光刻和刻蝕工藝在所述襯底中形成若干溝槽，并于所述溝槽中填充絕緣材料形成所述隔離區。

3.如權利要求1所述的制備方法，其特征在于，形成源/漏極的具體步驟如下：

制備一掩膜材料并于該掩膜材料中形成開口，利用所述開口進行離子注入工藝，在對準所述開口的襯底上表面形成所述源/漏極；

其中，所述源極靠近位于CMOS電路區之上的浮柵，且所述漏極與位于所述CMOS電路區之上的浮柵之間至少設置有一個隔離區。

4.如權利要求3所述的制備方法，其特征在于，在進行所述離子注入工藝時，用以形成源級的開口將犧牲柵極的部分表面進行暴露。

5.如權利要求3所述的制備方法，其特征在于，在形成所述源/漏極后，繼續對所述漏極進行第二次離子注入，以加深所述漏極深度。

6.如權利要求1所述的制備方法，其特征在于，采用如下方法移除位于所述CMOS電路區中的第一絕緣層及浮柵：

制備一掩膜材料將所述CMOS電路區和存儲單元區的表面進行覆蓋；

進行圖案化工藝，移除位于CMOS電路區的掩膜材料；

之后進行刻蝕工藝移除位于所述CMOS電路區中的第一絕緣層及浮柵；

移除剩余的掩膜材料。

7.如權利要求1所述的制備方法，其特征在于，位于所述存儲單元區中相鄰的浮柵之間形成有空隙。

8.如權利要求1所述的制備方法，其特征在于，所述第一柵極材料層、犧牲柵極均為多晶硅；

所述第二柵極材料層為金屬。

9.如權利要求8所述的制備方法，其特征在于，所述第一柵極材料層、第一絕緣材料層均通過ALD工藝形成。

10.如權利要求1所述的制備方法，其特征在于，形成所述金屬互聯結構的步驟如下：

沉積第三絕緣材料層，進行圖案化工藝，形成于所述控制柵及所述源/漏極的上方的通孔；

沉積金屬材料將通孔進行填充并進行研磨形成金屬互聯結構。

11.一種NAND閃存，其特征在于，所述半導體器件包括一襯底，且所述半導體器件定義有CMOS電路區和存儲單元陣列區，且所述襯底內均設置有有源區和隔離區；

位于所述CMOS電路區的襯底內形成有源級和漏極，位于所述CMOS電路區的襯底之上形成有柵極，所述源級靠近所述柵極，所述漏極與所述柵極之間設置有一隔離區；

位于所述存儲單元陣列區的襯底中設置有若干隔離區，相鄰所述隔離區之間位于襯底之上設置有浮柵和控制柵；

所述CMOS電路區和存儲單元陣列區均被一絕緣材料層所覆蓋，且位于所述絕緣材料層中設置有金屬互聯結構。

12.如權利要求11所述的NAND閃存，其特征在于，所述浮柵為多晶硅柵，所述柵極和控制柵為金屬柵。

13.如權利要求11所述的NAND閃存，其特征在于，所述漏極深度比所述源級深度要深。

14.如權利要求11所述的NAND閃存，其特征在于，所述柵極和所述控制柵均通過GateLast(后柵極工藝)工藝所制備并同步形成。

15.如權利要求11所述的NAND閃存，其特征在于，所述浮柵之間形成有空隙。