[發明專利]半導體器件及其制備方法

有效

• 申請號: 201410550472.4
• 申請日: 2014-10-16
• 公開（公告）號: CN105576026B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 方磊
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

本發明公開了一種半導體器件及其制備方法，通過于半導體襯底內預先形成N插入層，然后再進行后續的半導體器件制備工藝，由于該N插入層可以從襯底接收載流子，從而抑制半導體器件的襯底電流和漏極電流，進而抑制了影響器件壽命的熱載流子效應，且由于該N插入層位于該半導體器件的溝道區下方，且不與溝道區接觸，因此并不會影響半導體器件溝道區的摻雜濃度，進而不會對器件性能造成影響。

技術領域

本發明涉及一種半導體制造技術領域，尤其涉及一種半導體器件及其制備方法。

背景技術

隨著集成電路制造技術的不斷發展，半導體器件縮小到納米級，在小尺寸器件和大規模集成電路中MOSFET的可靠性的降低已經成為嚴重的問題，其中，尤其以熱載流子發射對MOSFET的可靠性影響最大。當柵極電壓大于漏極電壓時，會引起熱電子發射，而當柵極電壓小于漏極電壓時會引起熱空穴發射，而熱電子發射和熱空穴發射都會引起器件性能的退化，因此減小熱載流子發射成為亟待解決的問題。

目前，通常采用如下兩種方式來減小熱載流子發射，一種方式是通過設置一個超深的低濃度磷區域和一個超淺的高濃度的砷區域從而優化漏極以減小熱載流子發射，另外一種方式是通過加寬側墻層，提高LDD濃度以及改變快速熱退火工藝工藝流程，這些方法雖然能抑制熱載流子注入，但是同時也改變了器件性能，因此，如何在不影響器件性能的前提下抑制熱載流子效應成為本領域技術人員致力研究的方向。

發明內容

針對上述存在的問題，本發明公開一種半導體器件及其制備方法，在不影響器件性能的前提下抑制了熱載流子效應。

為了實現上述目的，本申請記載了一種半導體器件的制備方法，其中，包括如下步驟：

提供半導體襯底；

采用第一能量向所述半導體襯底內注入第一劑量的N型離子以于所述半導體襯底內形成第一N插入層；

于所述半導體襯底的表面形成具有柵極圖形的掩膜以將該半導體襯底的部分表面予以覆蓋；

采用第二能量向所述半導體襯底內注入第二劑量的N型離子以于所述柵極圖形正下方的半導體襯底內形成第二N插入層；

去除所述掩膜后，向所述半導體襯底內注入P型離子以制備P型阱區，所述第一N插入層變薄形成第三N插入層，所述第二N插入層由于頂部邊緣部分被P型離子補償而形成第四N插入層；

其中，所述第一能量大于所述第二能量，所述第一劑量小于等于所述第二劑量。

上述的半導體器件的制備方法，其中，所述第一能量的值為360-450kev，所述第一劑量的值為8e13-2e14ions·cm^-2。

上述的半導體器件的制備方法，其中，第二能量的值為500-1000kev，所述第二劑量的值為2e13-8e13ions·cm^-2。

上述的半導體器件的制備方法，其中，所述第四N插入層位于所述半導體器件的溝道區下方，且與所述溝道區不接觸。

上述的半導體器件的制備方法，其中，所述第三N插入層上表面和所述第四N插入層下表面接觸。

上述的半導體器件的制備方法，其中，所述掩膜為光刻膠。

上述的半導體器件的制備方法，其中，所述方法還包括：

形成第四N插入層后，于所述半導體襯底表面形成柵極結構，且所述柵極結構交疊在所述第四N插入層正上方；

進行輕摻雜工藝；

繼續后續的源漏極制備工藝。

本申請還記載了一種半導體器件，其中，包括：

一半導體襯底；