[發明專利]一種焊墊結構及其制作方法

在審

• 申請號: 201410548585.0
• 申請日: 2014-10-16
• 公開（公告）號: CN105575927A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 何明;郭煒;王瀟
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/60
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體技術領域，具體而言涉及特別涉及一種焊墊結 構及其制作方法。

背景技術

CMOS圖像傳感器(CIS)正在以其價格低、功耗低、速度快、集 成度高、圖像質量好等方面上的優勢，逐漸取代CCD圖像傳感器， 被廣泛應用于手機、電腦、數碼相機等電子產品中。

板上芯片(ChipOnBoard，簡稱COB)封裝是CIS芯片的主要 封裝形式之一。如圖1所示，在COB封裝中，采取的是打線鍵合(Wire Bonding)方式，既金焊線(AuWire)104的一端通過Au球105壓合在 CIS芯片101的鋁焊墊103(AlPad)上，另一端壓合在基板100的引腳 102上。

如圖2所示，目前的焊墊結構(假設該芯片有三層金屬層)：包 括第一金屬層M1、第二金屬層M2以及頂部金屬層M3，上下金屬 層M1和M2、M2和M3之間為介電層，在介電層中規律地排列多個 鎢插塞Via1和Via2。頂部金屬層M3上方為保護層(Passivation)20， 在某些特定區域(如圖2中對應焊墊區域)對保護層20進行蝕刻， 形成焊盤開口21，露出部分頂部金屬層M3，形成焊墊。

然而，為了使光線更好地被光敏器件吸收，CIS芯片后段的介電 層和金屬層一般都做的比較薄，包括Al焊墊(Pad)。而較薄的Al焊 墊則有可能會導致Au球壓合不牢，容易發生剝離，造成斷路。如果 直接加厚頂部金屬層，來增加焊墊的厚度，則會影響光線的吸收，從 而影響芯片的成像質量。

因此，確實需要提供一種新的焊墊結構，以提高焊墊的可靠度和 打線的良率。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實 施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要 試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不 意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在的問題，本發明實施例一提供一種焊墊結構， 包括：

互連金屬層、位于所述互連金屬層上的層間介電層以及位于所述 層間介電層中的若干頂部通孔，其中所述互連金屬層分為焊墊區域和 非焊墊區域；

在所述層間介電層中形成有暴露位于所述焊墊區域的所述互連 金屬層的第一開口；

在所述層間介電層的表面上和所述第一開口的側壁和底部形成 有頂部金屬層，位于所述第一開口底部的頂部金屬層與所述互連金屬 層相接觸組成疊層結構，共同作為焊墊；

在所述頂部金屬層的上方形成有具有第二開口的鈍化層，所述第 二開口暴露所述焊墊。

進一步，在所述互連金屬層的下方還形成有若干互連金屬層和通 孔交替組成的疊層。

進一步，位于所述非焊墊區域的所述頂部金屬層通過所述若干頂 部通孔與下方的所述互連金屬層相電連接。

進一步，所述頂部金屬層的材料選用金屬鋁或銅鋁合金。

進一步，所述第二開口呈上寬下窄形狀。

進一步，所述第二開口的寬度為所述焊墊寬度的1～2倍。

進一步，所述鈍化層選自PESIN層、PETEOS層、SiN層和TEOS 層中的一種或者多種。

進一步，所述頂部通孔為鎢栓塞。

進一步，所述焊墊結構適用于CMOS圖像傳感器。

本發明實施例二提供一種焊墊結構的制作方法，包括：

提供具有若干互連金屬層形成的疊層，相鄰所述互連金屬層之間 具有通孔，所述若干互連金屬層至少包含一互連金屬層，其中所述互 連金屬層分為焊墊區域和非焊墊區域；

在所述互連金屬層上形成層間介電層，在對應所述非焊墊區域的 所述層間介電層中形成若干頂部通孔；

在對應所述焊墊區域的所述層間介電層內形成暴露所述互連金 屬層的第一開口；

在所述層間介電層的表面和所述第一開口的側壁和底部形成頂 部金屬層，并圖案化所述頂部金屬層，其中，位于所述第一開口底部 的所述頂部金屬層與所述互連金屬層相接觸組成疊層結構，共同作為 焊墊；

在所述頂部金屬層上形成鈍化層，蝕刻部分所述鈍化層形成暴露 所述焊墊的第二開口。

進一步，所述第二開口呈上寬下窄形狀。

進一步，所述第二開口的寬度為所述焊墊寬度的1～2倍。