[發明專利]集成電路結構

在審

• 申請號: 201410547378.3
• 申請日: 2014-10-16
• 公開（公告）號: CN105428349A
• 公開（公告）日: 2016-03-23
• 發明（設計）人: 陳建宏;吳俊賢
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/31
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王珊珊

本發明涉及一種由兩種元件高度的標準元件組成的集成電路結構，包含至少一包含一第一元件高度的第一標準元件以及至少一包含一第二元件高度的第二標準元件，且該第二元件高度為該第一元件高度的一半。該第一標準元件包含至少一個以上的第一摻雜區與多個第二摻雜區，該第一摻雜區設置于該第一標準元件的中央，該第二摻雜區設置于該第一標準元件的上下兩端。該第一摻雜區包含一第一導電類型，該第二摻雜區包含一第二導電類型，該第一導電類型與該第二導電類型彼此互補。

技術領域

本發明涉及一種集成電路結構，尤指一種可有效整合具有不同高度的標準元件(standard cell)的集成電路結構。

背景技術

半導體集成電路是現代化信息社會最重要的硬件基礎之一，如何提高集成電路的集成度，讓集成電路的布局面積能夠更有效率地被運用，也成為現代半導體工業的研發重點。

一般來說，功能復雜的集成電路是由一群具有基本功能的標準元件組合而成的。舉例來說，數字集成電路中常會以各種邏輯門(像是與門(AND gate)、或門(OR gate)、非門(NOR gate)、反相器(inverter)等等)、觸發器(flip-flop)、加法器(adder)、計數器(counter)等基本的電路單元或標準元件來組合出集成電路的整體功能。在實現特定功能的集成電路時，先選擇所需的標準元件，之后規劃半導體集成電路的布局設計。而為了便利集成電路的布局設計，半導體業者會將常用的電路單元或標準元件及其對應的布局設計建立為一計算機的標準元件數據庫(standard cell library)。是以在設計集成電路時，設計者可先依集成電路的功能在標準元件數據庫中選定其所需的標準元件，再由標準元件數據庫中將這些標準元件所對應的布局設計加以排列組合，并置入自動布局布線(automaticplacement and routing，以下簡稱為APR)區塊(block)，而后建立其間的連線，完成集成電路整體的布局設計。

另外，為了容納不同的驅動能力(driving capabilities)，已知的標準元件數據庫所包含的標準元件可具有不同的元件高度(cell height)。在此，所謂的「元件高度」是指該標準元件的布局圖案需要占用的軌(track)數量，所謂的「軌」則是指一個接點間距(contact pitch)。舉例來說，一個六軌的標準元件即表示該標準元件的中的一晶體管的通道寬度(channel width)為六個接點間距。一般說來，驅動能力較高的標準元件需要較大的通道寬度，即較高的元件高度。反之，驅動能力較低的標準元件需求的元件高度較低。當這些元件高度不同的標準元件置入APR區塊時，除了驅動能力的考量之外，尚有低漏電(lowLeakage)及低耗能(low power)的考量。因此，單一的APR區塊內可能混有較高元件高度的標準元件與較低元件高度的標準元件，或者必須將元件高度不同的標準元件放置于不同的APR區塊。

然而，由于元件高度較高的標準元件需要較大的面積來置放或鋪設，元件高度較小的標準元件則需要較小的面積來置放或鋪設，因此將大大大小多種元件高度的標準元件混合置放常會犧牲晶片珍貴的面積，并且增加布局設計與工藝的復雜度。但是，若將元件高度不同的標準元件分別放置于不同的APR區塊，則是將「高速」與「低耗電」的不同屬性分開，違背了集成電路整合的目的，且降低了晶片空間整合效率。此外，將元件高度不同的標準元件分別放置在不同的APR區塊時，因為不同的APR區塊之間需要建立額外的連線，所以產生了更多的可制造性設計(design for manufacturing)問題。

因此，目前仍然需要一種可整合具有不同元件高度的標準元件，且同時滿足高速度、低耗能、高空間利用效率等要求的集成電路結構。

發明內容

因此，本發明的一目的即在于提供一種同時滿足高速度、低耗能、高空間利用效率，且可整合具有不同元件高度的標準元件的集成電路結構。