[發(fā)明專利]半導體元件及其制作方法

有效

• 申請?zhí)枺?/td>: 201410541924.2
• 申請日: 2014-10-14
• 公開（公告）號: CN105575885B
• 公開（公告）日: 2021-07-06
• 發(fā)明（設計）人: 洪慶文;黃志森;陳意維;林建廷;鄒世芳;呂佳霖;陳俊隆;廖琨垣;張峰溢;陳界得
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/336;H01L29/78;H01L23/528
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種制作半導體元件的方法，包含：

提供一基底；

形成多個柵極結構于該基底上；

形成一層間介電層于該多個柵極結構周圍；

形成一第一停止層于該多個柵極結構上；

形成一第二介電層于該第一停止層上；

形成一圖案化硬掩模于該第二介電層上；

利用該圖案化硬掩模來去除部分該第二介電層以形成一第三開口暴露出該層間介電層及該多個柵極結構中的一部分；以及

利用該圖案化硬掩模去除部分該層間介電層以形成多個接觸洞；

形成多個第一接觸插塞于該多個接觸洞中；

形成一第二停止層于該多個第一接觸插塞上；

形成一第一介電層于該第二停止層上；

形成多個第一開口于該第一介電層中并暴露該第二停止層；

形成多個第二開口于該第一介電層及該第二停止層中并暴露第一停止層；以及

同時去除部分該第二停止層及部分該第一停止層以暴露出該多個柵極結構及該多個第一接觸插塞，

其中該層間介電層的上表面與該第一停止層的上表面齊平。

2.如權利要求1所述的方法，其中該圖案化硬掩模包含氮化鈦。

3.如權利要求1所述的方法，其中該第一介電層及該第二介電層包含氧化硅。

4.如權利要求1所述的方法，還包含一鰭狀結構設于該基底上，該鰭狀結構位于該多個第一接觸插塞正下方。

5.如權利要求1所述的方法，其中該第一停止層及該第二停止層包含氮化硅。

6.如權利要求1所述的方法，其中該多個柵極結構包含金屬柵極。