[發明專利]四方平面無引腳的封裝結構及其封裝方法

在審

• 申請號: 201410541249.3
• 申請日: 2014-10-14
• 公開（公告）號: CN105575820A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 杜明德;林靜邑;許嘉仁;林圣仁
• 申請（專利權）人: 菱生精密工業股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/50;H01L21/60;H01L23/498
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明關于一種封裝結構及其封裝方法，特別是指一種四方平面無引 腳的封裝結構及該結構的封裝方法。

背景技術

隨著科技日新月異，高科技電子工業快速地發表各種包含多功能、更 人性化的電子產品，因此，半導體封裝在尺寸縮小工藝上也有著快速的發 展，例如四方無引腳封裝(QuadFlatNon-leadPackage，QFN)或是圓片級芯 片尺寸封裝(WaferLevelChipSizePackage，WLCSP)，其目的除了減少元 件體積外，還能有效降低生產成本，并得到較佳的電性。

現有的QFN封裝方法是將芯片以上片制程設置于導線架，且通過多條 焊線電性連接至導線架，接著形成封裝膠體以包覆導線架、芯片及焊線來 完成QFN封裝結構。

發明內容

本發明的主要目的在于提供一種四方平面無引腳的封裝結構及其封 裝方法，其不僅可解決導腳飛脫的問題，更能加強表面黏著技術(Surface MountTechnology)的接著力。

為了達成上述目的，本發明所提供的四方平面無引腳的封裝方法，其 包含下列步驟：

提供一薄膜層；

提供一導通層于該薄膜層的表面；

透過電路布局手段使該導通層形成一基座及多個導通線路，而各該導 通線路鄰近于該基座且彼此互不導通；

提供一芯片且以固定手段將該芯片設置于該基座；

利用電性連接手段使該芯片電性連接各該導通線路；

形成一封裝膠體以覆蓋該芯片及各該導通線路；

透過鉆孔手段使該薄膜層形成多個通孔，以供各該導通線路裸露于各 該通孔；以及

提供多個金屬凸塊于各該通孔中且分別電性連接各該導通線路。

其中，還包含有鋪設一具黏性膠體于該薄膜層，用以黏著該導通層。

其中，該固定手段為上片制程(DieAttached)。

其中，該電性連接手段為焊線制程(WireBonding)。

其中，該鉆孔手段為激光鉆孔制程(LaserDrillHole)。

其中，該封裝膠體是以模壓(Molding)方式所形成。

為了達成上述目的，本發明另提供的四方平面無引腳的封裝結構，其 包含有一薄膜層、一導通層、一芯片、一封裝膠體以及多個金屬凸塊，其 中該薄膜層具有多個通孔，該導通層設于該薄膜層且具有一基座及多個導 通線路，該基座與各該導通線路彼此互不相連，而各該導通線路位于各該 通孔，該芯片固設于該基座且電性連接于各該導通線路，該封裝膠體覆蓋 該導通層及該芯片，各該金屬凸塊分別位于各該通孔中，各該金屬凸塊一 端電性連接于各該導通線路，另一端突出于各該通孔。

其中還包含有至少一焊線，電性連接該芯片與各該導通線路。

其中該薄膜層設有一膠體，該膠體黏固該基座及各該導通線路。

由此，本發明的四方平面無引腳的封裝結構及其封裝方法不僅可以解 決導腳飛脫的問題，同時更能加強表面黏著技術的接著力。

附圖說明

以下將通過所列舉的實施例，配合隨附的圖式，詳細說明本發明的技 術內容及特征，其中：

圖1為本發明的結構示意圖。

圖2a至圖2g為本發明的四方平面無引腳的封裝方法的流程圖。

【符號說明】

10封裝結構

20薄膜層21膠體

23通孔

30導通層31基座

33導通線路

40芯片

50封裝膠體

60金屬凸塊

70焊線

F1橫向作用力F2縱向作用力

具體實施方式

為能進一步了解本發明的構成、特征及其目的，以下乃舉本發明的若 干實施例，并配合圖式詳細說明如后，同時讓熟悉該技術領域者能夠具體 實施，但以下所述者，僅是為了說明本發明的技術內容及特征而提供的一 實施方式，凡為本發明領域中具有一般通常知識，于了解本發明的技術內 容及特征之后，以不違背本發明的精神下，所為的種種簡單的修飾、替換 或構件的減省，皆應屬于本發明意圖保護的范疇。