[發明專利]封裝結構及其制法

在審

• 申請號: 201410538088.2
• 申請日: 2014-10-13
• 公開（公告）號: CN105575915A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 蔣靜雯;陳光欣;陳賢文
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/498;H01L21/58;H01L21/60
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明有關一種封裝結構，尤指一種具電子元件的封裝結構及其 制法。

背景技術

隨著電子產業的發達，現今的電子產品已趨向輕薄短小與功能多 樣化的方向設計，半導體封裝技術也隨之開發出不同的封裝型態。為 滿足半導體裝置的高積集度(Integration)、微型化(Miniaturization) 以及高電路效能等需求，使封裝堆迭(PackageOnPackage，簡稱POP) 技術越趨于成熟，遂而發展出三維積體電路(3DimensionIntegrated Circuit)的堆迭技術。

圖1A至圖1G為現有封裝結構1的制法的剖視示意圖。

如圖1A所示，提供一具有離形層100的第一載板10，以及一具有 相對的主動面11a及非主動面11b的晶片11，該晶片11以該主動面 11a設置于該離形層100上，其中，該主動面11a具有多個電極墊110。

如圖1B所示，利用模封(moldingcompound)制程形成封裝膠體 12于該第一載板10上，且該封裝膠體12包覆該晶片11的周圍。

如圖1C所示，移除該第一載板10，將一第二載板10’以其離形 層101設置于該晶片11的非主動面11b上。

如圖1D所示，于該晶片11的主動面11a上形成電性連接該些電 極墊110的線路部13，該線路部13包含至少一介電層130、設于該介 電層130上的線路層131及設于該介電層130中并電性連接該線路層 131的多個導電盲孔132，且該線路層131電性連接該些電極墊110， 且于最外側的線路層131具有凸塊底下金屬層(UnderBump Metallurgy，簡稱UBM)134。

如圖1E所示，移除該第二載板10’，且于該線路部13上設置一 具有離形層102的第三載板10”。

如圖1F所示，于該封裝膠體12與該非主動面11b上形成一介電 層17，再以激光制程于該封裝膠體12上形成盲孔，以于該盲孔中形成 導電體16，且于該介電層17上形成電性連接該導電體16的線路層18， 之后于該介電層17上形成絕緣保護層17’，且該絕緣保護層17’具 有多個外露該線路層18的開孔170。

如圖1G所示，移除該第三載板10”，再于該凸塊底下金屬層134 上形成焊球19。

惟，現有封裝結構1的制法中，需設置第一至第三載板 10,10’,10”以進行該線路部13與線路層18的制作，不僅增加制程 步驟，且增加材料(載板)的成本。

此外，由于該封裝膠體12為液態成型，所以需待該封裝膠體12 固化后才可進行移除該第一載板10的制程，因而增加制程時間，導致 制造成本提高。

又，當移除該第一載板10后，該封裝膠體12易發生翹曲(warpage) 的現象，致使該封裝結構1的可靠度降低。

另外，該封裝膠體12為顆粒狀合成材質，所以于形成盲孔時，該 盲孔的壁面會產生凹凸不平整的問題，導致該導電體16的結構不完整 而易發生電性不良的情況。

因此，如何克服上述現有技術的種種問題，實已成為目前業界亟 待克服的難題。

發明內容

鑒于上述現有技術的種種缺失，本發明提供一種封裝結構及其制 法，以避免發生翹曲的現象。

本發明的封裝結構，包括：承載件，其具有相對的第一表面與第 二表面，且該第一表面上形成有至少一凹槽；至少一電子元件，其設 于該凹槽中；絕緣層，其設于該凹槽中，以包覆該電子元件；線路部， 其設于該承載件的第一表面上且電性連接該電子元件；以及多個導電 體，其設于該承載件中并連通該承載件的第一表面與第二表面，且該 導電體電性連接該線路部。

本發明還提供一種封裝結構的制法，其包括：提供一具有相對的 第一表面與第二表面的承載件，且該第一表面上形成有至少一凹槽； 設置至少一電子元件于該凹槽中；形成絕緣層于該凹槽中，以包覆該 電子元件，且該電子元件外露于該絕緣層；形成線路部于該承載件的 第一表面上方，且該線路部電性連接該電子元件；形成多個貫穿該承 載件的該第一表面與該第二表面的穿孔；以及形成導電材于該穿孔中 以作為導電體，且該導電體電性連接該線路部。

前述的封裝結構及其制法中，該承載件為封裝基板、半導體晶片、 晶圓、中介板、經封裝或未經封裝的半導體元件。