[發明專利]一種半導體器件的制作方法

有效

• 申請號: 201410537891.4
• 申請日: 2014-10-13
• 公開（公告）號: CN105489548B
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 鄧浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種半導體器件的制作方法，包括：步驟一、提供半導體襯底，在所述半導體襯底上形成層間介電層和位于所述層間介電層中的銅互連結構；步驟二、采用含鋁元素和氮元素的高分子化合物浸潤和清洗所述層間介電層和所述銅互連結構的頂面；步驟三、進行氮氣或氨氣處理，以形成氮化鋁層；步驟四、交替重復所述步驟二和步驟三，直到所述氮化鋁層的厚度達到預定值；步驟五、在所述氮化鋁層上形成電介質覆蓋層。根據本發明提供的采用氮化鋁層作為銅互連結構的覆蓋層的方法，為器件提供更好的附著性和良好的電遷移性能，提高了器件的可靠性和良品率。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制作方法。

背景技術

隨著半導體制造技術越來越精密，集成電路也發生著重大的變革，集成在同一芯片上的元器件數量已從最初的幾十、幾百個增加到現在的數以百萬個。為了達到復雜度和電路密度的要求，半導體集成電路芯片的制作工藝利用批量處理技術，在襯底上形成各種類型的復雜器件，并將其互相連接以具有完整的電子功能，目前大多采用在導線之間以低k層間介電層作為隔離各金屬內連線的介電材料，互連結構用于提供在IC芯片上的器件和整個封裝之間的布線。在該技術中，在半導體襯底表面首先形成例如場效應晶體管(FET)的器件，然后在BEOL(集成電路制造后段制程)中形成互連結構。在降低互連線的RC延遲、改善電遷移等方面，金屬銅與金屬鋁相比具有低電阻系數，高熔點和優良的電遷移耐力，在較高的電流密度和低功率的條件下也可以使用。目前，由金屬銅和低k層間介電層組成的互連結構具有金屬互連線層數目少，芯片速度高、功耗低、制造成本低、高抗電遷移性能等優勢。

在當前的銅互連工藝中，作為布線材料的銅具有幾個嚴重的缺點：它可以快速進入相鄰的層間介電質區域，可導致在兩互連線之間形成導通路徑，產生短路；同時銅與層間介電層的附著力也很差，很容易產生脫落(peeling)現象。目前，在銅互連結構形成后，需要在其上形成電介質覆蓋層，由于銅與電介質覆蓋層的附著力很差，仍然會有銅擴散的現象出現，進而使互連線之間的擊穿電壓降低，引發器件的可靠性問題。為了解決銅與電介質覆蓋層的粘附性問題，同時減少銅的電遷移，人們已提出了一種金屬覆蓋層的概念，即在金屬銅上覆蓋一層其他的物質，然后再沉積電介質覆蓋層，以提高金屬銅與電介質覆蓋層間的附著力。

然而，不斷縮小的半導體器件的尺寸，以及在半導體襯底上由金屬銅和低k層間介電層構成的互連結構所產生的電遷移(EM，electro migration)性能和線電阻(lineresistance)兩者之間的權衡已成為目前研究的重點。在半導體器件的互連結構中電遷移是重要的金屬失效機理。根據現有技術在形成CuSiN金屬覆蓋層的過程中大量的硅原子進入半導體器件中，硅原子可以使器件具有較長的電遷移壽命，但是，如圖1所示，在形成CuSiN金屬覆蓋層的過程中提供給半導體器件較多的硅原子時，過量的硅原子會擴散到金屬銅連線中，將增加線電阻的阻值，影響互連結構的電學性能。

因此，針對上述問題，有必要提出一種新的制作方法。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在問題，本發明實施例一提出一種半導體器件的制作方法，包括：

步驟一、提供半導體襯底，在所述半導體襯底上形成層間介電層和位于所述層間介電層中的銅互連結構；

步驟二、采用含鋁元素和氮元素的高分子化合物浸潤和清洗所述層間介電層和所述銅互連結構的頂面；

步驟三、進行氮氣或氨氣處理，以形成氮化鋁層；

步驟四、交替重復所述步驟二和步驟三，直到所述氮化鋁層的厚度達到預定值；

步驟五、在所述氮化鋁層上形成電介質覆蓋層。