[發(fā)明專利]一種能提高電隔離能力的脊波導(dǎo)芯片結(jié)構(gòu)及制作方法

有效

• 申請?zhí)枺?/td>: 201410531269.2
• 申請日: 2014-10-10
• 公開（公告）號: CN104242056A
• 公開（公告）日: 2014-12-24
• 發(fā)明（設(shè)計(jì)）人: 唐祖榮;周勇;陳文勝;段利華;吳天偉;田坤
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第四十四研究所
• 主分類號: H01S5/32
• 分類號: H01S5/32
• 代理公司: 北京一格知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11316
• 代理人: 劉佳

技術(shù)領(lǐng)域

本發(fā)明屬于脊波導(dǎo)芯片領(lǐng)域，具體涉及一種能提高電隔離能力的脊波導(dǎo)芯片結(jié)構(gòu)及制作方法。

背景技術(shù)

在超輻射發(fā)光二極管(super?luminescent?diode，SLD)等半導(dǎo)體光源芯片的結(jié)構(gòu)設(shè)計(jì)和制作工藝中，電隔離非常重要，其可以降低電流泄漏等非輻射復(fù)合電流，提高器件的光電參數(shù)和可靠性。脊波導(dǎo)結(jié)構(gòu)芯片的優(yōu)點(diǎn)是可采用一次外延完成芯片外延層生長，工藝技術(shù)相對容易，也適用于批量生產(chǎn)，因此廣泛采用。在脊波導(dǎo)結(jié)構(gòu)芯片中，它的電隔離與通常的半導(dǎo)體工藝的電隔離相同，采用SiO₂薄膜或SiO₂與SiN_x的復(fù)合膜。電隔離薄膜的厚度與制作工藝有關(guān)，在國外，其厚度通常在400～500納米；而在國內(nèi)，為了達(dá)到比較滿足的電隔離效果，其厚度通常在600～700納米。

但是，本發(fā)明的發(fā)明人經(jīng)過研究發(fā)現(xiàn)，現(xiàn)有采用SiO₂薄膜作為電隔離膜，會存在以下問題：1)SiO₂薄膜厚度較大(600～700納米)時(shí)，會加大芯片解理工序的難度，需要增大劃片壓力等參數(shù)；2)芯片解理增大劃片壓力時(shí)，金剛刀劃片處會存在一定的機(jī)械損傷(損傷處離有源層有足夠的距離，通常情況下，不會影響芯片的參數(shù)和可靠性)，可能會導(dǎo)致?lián)p傷處出現(xiàn)電隔離膜與芯片分離的現(xiàn)象，使芯片局部表面裸露。因此一般情況下，脊波導(dǎo)結(jié)構(gòu)的LD(半導(dǎo)體激光器)或SLD等光源芯片均采用正裝焊方式，以此避免采用倒裝焊方式時(shí)芯片裸露處會出現(xiàn)短路而失效的現(xiàn)象發(fā)生，因而不能滿足更多客戶的應(yīng)用需求(如采用倒裝焊方式)。

發(fā)明內(nèi)容

針對現(xiàn)有脊波導(dǎo)結(jié)構(gòu)芯片中，采用SiO₂薄膜作為電隔離膜時(shí)，由于SiO₂薄膜的厚度較大，會加大芯片解理工序的難度，需要增大劃片壓力等參數(shù)；同時(shí)芯片解理增大劃片壓力時(shí)，金剛刀劃片處會存在一定的機(jī)械損傷，可能會導(dǎo)致?lián)p傷處出現(xiàn)電隔離膜與芯片分離的現(xiàn)象，使芯片局部表面裸露出現(xiàn)短路失效的技術(shù)問題，本發(fā)明提供一種能提高電隔離能力的脊波導(dǎo)芯片結(jié)構(gòu)。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

一種能提高電隔離能力的脊波導(dǎo)芯片結(jié)構(gòu)，包括在N型襯底上順序?qū)盈B的N型緩沖層、N型下限制層、下波導(dǎo)層、有源層、上波導(dǎo)層、P型上限制層、P型高摻雜層和N型隔離層，所述N型隔離層和P型高摻雜層上設(shè)有電流注入窗口，所述電流注入窗口設(shè)有在所述P型高摻雜層和P型上限制層中行進(jìn)的脊波導(dǎo)，所述脊波導(dǎo)包括脊形臺面和溝槽，所述有源層的發(fā)光窗口位于所述電流注入窗口下，除所述電流注入窗口下的有源層發(fā)光窗口對應(yīng)的脊形臺面外，剩余面均設(shè)有SiO₂隔離膜。

進(jìn)一步，所述SiO₂隔離膜的厚度為350-450納米，N型隔離層的厚度為90-110納米，P型高摻雜層的厚度為290-310納米，P型上限制層的厚度為1140-1160納米。

進(jìn)一步，所述電流注入窗口的深度為200-300納米。

本發(fā)明提供的能提高電隔離能力的脊波導(dǎo)芯片結(jié)構(gòu)中，在所述P型高摻雜層上生長有N型隔離層，因而在芯片表面非電流注入?yún)^(qū)有一個反向偏置的PN結(jié)，與所述SiO₂隔離膜共同起電隔離作用，可以有效改善芯片的電流限制能力，增強(qiáng)器件的電隔離能力，同時(shí)所述N型隔離層的設(shè)置有助于減少SiO₂隔離膜的厚度，因而降低了后工序如解理、燒焊等由于SiO₂隔離膜厚度較大帶來的工藝難度，進(jìn)而可以根據(jù)應(yīng)用要求，采用正裝焊(P面朝上)或倒裝焊(P面朝下)的燒焊方式，均可獲得較高的成品率。

本發(fā)明還提供一種能提高電隔離能力的脊波導(dǎo)芯片結(jié)構(gòu)的制作方法，包括以下步驟：

S1、采用MOCVD工藝，在所述N型襯底上一次順序生長N型緩沖層、N型下限制層、下波導(dǎo)層、有源層、上波導(dǎo)層、P型上限制層、P型高摻雜層和N型隔離層；

S2、在所述N型隔離層和P型高摻雜層上形成電流注入窗口；

S3、在所述電流注入窗口形成在所述P型高摻雜層和P型上限制層中行進(jìn)的脊波導(dǎo)，所述脊波導(dǎo)包括脊形臺面和溝槽；

S4、在除所述電流注入窗口下的有源層發(fā)光窗口對應(yīng)的脊形臺面外，剩余面上形成SiO₂隔離膜。

進(jìn)一步，其中形成所述電流注入窗口和脊波導(dǎo)包括通過刻蝕形成。