[發明專利]一種能提高電隔離能力的脊波導芯片結構及制作方法

有效

• 申請號: 201410531269.2
• 申請日: 2014-10-10
• 公開（公告）號: CN104242056A
• 公開（公告）日: 2014-12-24
• 發明（設計）人: 唐祖榮;周勇;陳文勝;段利華;吳天偉;田坤
• 申請（專利權）人: 中國電子科技集團公司第四十四研究所
• 主分類號: H01S5/32
• 分類號: H01S5/32
• 代理公司: 北京一格知識產權代理事務所(普通合伙) 11316
• 代理人: 劉佳

1.一種能提高電隔離能力的脊波導芯片結構，其特征在于，包括在N型襯底上順序層疊的N型緩沖層、N型下限制層、下波導層、有源層、上波導層、P型上限制層、P型高摻雜層和N型隔離層，所述N型隔離層和P型高摻雜層上設有電流注入窗口，所述電流注入窗口設有在所述P型高摻雜層和P型上限制層中行進的脊波導，所述脊波導包括脊形臺面和溝槽，所述有源層的發光窗口位于所述電流注入窗口下，除所述電流注入窗口下的有源層發光窗口對應的脊形臺面外，剩余面均設有SiO₂隔離膜。

2.根據權利要求1所述的能提高電隔離能力的脊波導芯片結構，其特征在于，所述SiO₂隔離膜的厚度為350-450納米，N型隔離層的厚度為90-110納米，P型高摻雜層的厚度為290-310納米，P型上限制層的厚度為1140-1160納米。

3.根據權利要求1所述的能提高電隔離能力的脊波導芯片結構，其特征在于，所述電流注入窗口的深度為200-300納米。

4.一種根據權利要求1所述的能提高電隔離能力的脊波導芯片結構的制作方法，其特征在于，包括以下步驟：

S1、采用MOCVD工藝，在所述N型襯底上一次順序生長N型緩沖層、N型下限制層、下波導層、有源層、上波導層、P型上限制層、P型高摻雜層和N型隔離層；

S2、在所述N型隔離層和P型高摻雜層上形成電流注入窗口；

S3、在所述電流注入窗口形成在所述P型高摻雜層和P型上限制層中行進的脊波導，所述脊波導包括脊形臺面和溝槽；

S4、在除所述電流注入窗口下的有源層發光窗口對應的脊形臺面外，剩余面上形成SiO₂隔離膜。

5.根據權利要求4所述的能提高電隔離能力的脊波導芯片結構的制作方法，其特征在于，其中形成所述電流注入窗口和脊波導包括通過刻蝕形成。

6.根據權利要求5所述的能提高電隔離能力的脊波導芯片結構的制作方法，其特征在于，所述電流注入窗口具體包括通過ICP刻蝕形成，其刻蝕形成的所述電流注入窗口深度為200-300納米。

7.根據權利要求5所述的能提高電隔離能力的脊波導芯片結構的制作方法，其特征在于，用于刻蝕形成所述電流注入窗口的光刻單元板的長度和寬度，均比形成所述電流注入窗口的長度和寬度多17-23微米。