[發(fā)明專利]減小電鍍層圖形失真的方法

有效

• 申請?zhí)枺?/td>: 201410529841.1
• 申請日: 2014-10-09
• 公開（公告）號: CN104388994B
• 公開（公告）日: 2017-10-24
• 發(fā)明（設計）人: 孫俊峰;朱健;禹淼
• 申請（專利權）人: 中國電子科技集團公司第五十五研究所
• 主分類號: C25D5/02
• 分類號: C25D5/02;C25D7/12
• 代理公司: 南京蘇高專利商標事務所(普通合伙)32204
• 代理人: 柏尚春

技術領域

本發(fā)明涉及微電子和微機電系統(tǒng)(MEMS)技術領域，尤其涉及一種半導體工藝中減小電鍍層圖形失真的方法。

背景技術

電鍍是微電子和微機電系統(tǒng)(MEMS)技術領域中最廣泛應用的工藝，是一種原型化工藝，即通過一步電鍍沉積可形成最終結構。電鍍前通常先采用濺射法在電鍍表面沉積一層薄薄的初始導電層，即種子層，再在種子層上涂覆光刻膠，并圖形化。電鍍過程是金屬沉積的過程，金屬沉積容易產生向外膨脹的應力，其中一個解釋是在電沉積過程中，在陰極上獲得金屬鍍層的同時也析出了氫，氫以分子或氫化物的形式存在于鍍層中。存在于晶格內的氫，使晶格膨脹，若氫逸出晶格后不是離開鍍層，而是聚集在晶粒之間的缺陷處，形成壓力很大的氫氣團，使鍍層膨脹，產生應力，參閱文獻《電鍍層內應力的產生和消除方法》2009年第29卷，第3期，第18頁。在該應力作用下，比較“軟”的光刻膠被擠壓變形，同時鍍層向光刻膠方向外擴，最終獲得的電鍍層圖形變形，圖形變形程度與電鍍層厚度成正比。如果采用“硬”的材料(如：淀積方法實現(xiàn)的二氧化硅或氮化硅等介質膜)可以抵擋電鍍應力的擠壓，防止住圖形變形,但這類“硬”材料淀積溫度往往偏高(要求200度以上),對低溫犧牲層結構是不能承受的，由于材料的生長速率和應力限制，所能提供的掩膜極限厚度有限，同時厚的這類材料圖形化也是問題，如果需要厚達十幾微米甚至幾十微米的電鍍層，采用這類“硬”材料做掩膜幾乎不現(xiàn)實。再從工藝時間來考慮，采用“硬”材料作掩膜不僅消耗大量淀積時間，對其圖形化也還需要很多時間，大規(guī)模生產很不經濟，所以采用光刻膠做電鍍掩膜還是目前比較主流的方法。然而該方法容易產生電鍍層圖形失真的問題，當電鍍層較厚(5微米以上)時,該現(xiàn)象開始越加嚴重。在圖形質量要求非常高的微電子尤其微機電系統(tǒng)領域，有可能導致嚴重問題，例如在微機電系統(tǒng)領域，要求制作厚度達5微米以上金屬結構十分常見，有的設計甚至要求十幾或幾十微米厚，如果電鍍層越厚，圖形變形越嚴重，那么制作精確圖形結構將變得根本不現(xiàn)實，器件性能被惡化。

因此要解決電鍍層圖形變形，需要減小電鍍金屬的應力或抵消這種應力，而減小這種應力需要對電鍍工藝的條件如溫度、電鍍速率、溶液組分等一系列要素進行大量實驗摸索，而且不同的金屬都需要重復摸索，材料和時間消耗是相當巨大的。采用抵消應力方法解決電鍍層圖形變形，將是一個低成本而又迅速有效的方法。

發(fā)明內容

有鑒于此，為解決現(xiàn)有技術中上述問題或其他不足，本發(fā)明提出了一種減小電鍍層圖形失真的方法，通過在電鍍層圖形周圍增加輔助電鍍層以及輔助電鍍層下采用可以去除的犧牲層，利用金屬電鍍生長應力反向抵消的原理，解決電鍍層生長時圖形失真的問題。

本發(fā)明一方面提出了一種減小電鍍層圖形失真的方法，包括：提供一襯底，其上形成有犧牲層、電鍍層；其中，所述犧牲層圖案化后包括圖案區(qū)域和非圖案區(qū)域，所述電鍍層包括形成第一圖案和第二圖案，所述第一圖案形成在所述圖案化區(qū)域上，所述第二圖案形成在所述非圖案區(qū)域上。

進一步地，去除所述電鍍層的第一圖案以及所述第一圖案對應的所述犧牲層的所述圖案化區(qū)域。

進一步地，所述犧牲層采用可圖案化且容易去除的材料。

進一步地，所述第一圖案形成在所述第二圖案的一側和/或另一側。

進一步地，所述第一圖案的邊緣與所述第二圖案的邊緣間距在20微米以內。

本發(fā)明另一方面提出了一種減小電鍍層圖形失真的方法，具體包括以下步驟：提供一襯底，具有兩側，其一側上形成有犧牲層；對所述犧牲層圖案化，形成圖案區(qū)域和非圖案區(qū)域；在所述犧牲層上依次形成種子層、涂覆電鍍掩膜；對所述電鍍掩膜圖案化，提供形成第一圖案和第二圖案的圖形；在所述掩膜上形成電鍍層，形成所述第一圖案和所述第二圖案；去除電鍍掩膜；去除種子層，同時保留所述第一圖案和所述第二圖案下的種子層；去除犧牲層，同時剝離所述第一圖案。

進一步地，在形成所述電鍍層之前，還包括在所述襯底的另一側上涂覆介質層。

進一步地，所述犧牲層采用可圖案化且容易去除的材料。

進一步地，所述第一圖案形成在所述第二圖案的一側和/或另一側。

進一步地，所述第一圖案的邊緣與所述第二圖案的邊緣間距在20微米以內。

本發(fā)明與現(xiàn)有技術相比，具有以下優(yōu)點：

1)犧牲層和輔助電鍍層形成都是采用了典型的半導體工藝，工藝容易實現(xiàn)，兼容性好；

2)輔助電鍍層在電鍍結束后可立即剝離掉，對電鍍層后面的工藝沒有任何影響；