[發明專利]一種調節高壓器件電性的多晶硅刻蝕方法

有效

• 申請號: 201410522341.5
• 申請日: 2014-09-30
• 公開（公告）號: CN104362085B
• 公開（公告）日: 2017-11-14
• 發明（設計）人: 李東;荊泉;任昱;張旭升
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/66
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 王宏婧

技術領域

本發明涉及半導體制造領域，且特別涉及一種通過抗反射層刻蝕工藝調節高壓器件電性的多晶硅刻蝕方法。

背景技術

自從1965年摩爾定律(Moore’s Law)發表以來，集成電路中被集成的晶體管數目以每18個月翻一番的速度穩定增長。目前金屬氧化物半導體場效應晶體管(簡稱MOSFET，Metal-Oxide-Semiconductor Field Effect Transistor)柵極的最小線寬已經達到22納米。另一方面，越來越多的應用需要半導體器件或電路具有功率處理的能力，由于主流的半導體集成電路無法滿足此類應用，另一類器件即功率器件應運而生。功率器件的進一步發展，除了進一步提高性能參數指標(擊穿電壓、開關速度、導通電阻等)外，另一個重要趨勢是向集成化發展。

時至今日，同一芯片中往往既牽涉到功率的處理，也牽涉到高壓信號的處理，所謂的高壓集成電路和功率集成電路已經沒有明顯的界限，在產業界往往統稱為高壓集成電路。由于功率器件和高壓器件的物理結構相同，僅僅是電學要求不同，目前也有把功率器件和高壓器件統稱為高壓器件的趨勢。

隨著高壓集成電路的發展，高壓器件有著越來越廣泛的應用。與傳統MOS器件相比，高電壓帶來的熱載流子注入效應更加顯著，是影響器件可靠性的重要原因，其中襯底電流是而表征器件熱載流子效應最簡單最直接的參數。

高壓器件通過調整離子注入劑量對高壓柵極進行電性調整的方式進行改善，高壓器件和傳統的低功耗器件相比，高壓柵極的線寬比低壓柵極線寬大，可達十倍以上，摻雜的離子劑量也有區別，輕摻雜漏離子注入的能量較大，而傳統的通過改變離子注入條件來調整電性的手法存在如下缺點：1.由于離子注入沒有在線監測手段，使得調整的結果不能直接得到反應；2.通過離子注入調節電性的結果需要在終端進行晶元接受測試(WAT)時才能得到體現，如果沒有達到預期的目的，會影響到生產線上大量產品的電性表現。

發明內容

本發明提出一種調節高壓器件電性的多晶硅刻蝕方法，采用抗反射層從而直接調整高壓柵極的線寬，達到不需要調節離子注入劑量的目的。

為了達到上述目的，本發明提出一種調節高壓器件電性的多晶硅刻蝕方法，包括：

在多晶硅柵極刻蝕前測量光刻膠的寬度；

計算得出刻蝕后的多晶硅柵極線寬；

計算得出刻蝕后抗反射層損耗的線寬；

根據抗反射層刻蝕速率，實時修正硅片的刻蝕工藝時間。

進一步的，所述刻蝕后抗反射層損耗的線寬通過測量得到的光刻膠寬度減去刻蝕后的多晶硅柵極線寬后得出。

進一步的，所述刻蝕后的多晶硅柵極線寬根據高壓柵極線寬和電性參數的理論關系計算得出。

進一步的，所述光刻膠的寬度采用光學線寬測量儀進行測量。

進一步的，所述修正硅片的刻蝕工藝時間采用制程控制系統進行設置。

進一步的，所述多晶硅刻蝕方法還包括：測量前批刻蝕后的多晶硅柵極線寬，根據測量值實時修正當前批次硅片的刻蝕工藝時間。

進一步的，所述刻蝕后的多晶硅柵極線寬采用光學線寬測量儀進行測量。

本發明提出一種通過抗反射層刻蝕工藝調節高壓器件電性的多晶硅刻蝕方法，利用電性與線寬存在一定的理論關系，使高壓柵極的電性轉化為可量測的柵極線寬，主機臺通過調整抗反射層刻蝕工藝時間來調整高壓器件的線寬，從而達到在不改變離子注入劑量的前提下調節柵極電性的目的。

本發明提出利用線寬測量儀，在多晶硅柵極刻蝕前，通過對多晶硅柵極線寬的測量，并運用先進制程控制系統，針對不同多晶硅柵極線寬的硅片，分別使用不同抗反射層工藝參數，時時反饋，給予調節多晶硅柵極刻蝕線寬的方法。

附圖說明

圖1所示為本發明較佳實施例的調節高壓器件電性的多晶硅刻蝕方法流程圖。

圖2A和圖2B所示為調節刻蝕工藝時間前后硅片結構形貌變化的示意圖。

具體實施方式

以下結合附圖給出本發明的具體實施方式，但本發明不限于以下的實施方式。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用于方便、明晰地輔助說明本發明實施例的目的。