[發明專利]一種粗調和細調相結合的環形壓控振蕩器電路

在審

• 申請號: 201410521369.7
• 申請日: 2014-09-30
• 公開（公告）號: CN104300972A
• 公開（公告）日: 2015-01-21
• 發明（設計）人: 高海軍;孫玲玲
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 杜軍

技術領域

本發明屬于微電子學技術領域，涉及一種粗調和細調相結合的環形壓控振蕩器電路。

背景技術

伴隨著集成電路工藝的快速發展，微處理器的工作速度越來越高，因此需要相應的電路來產生高性能的時鐘信號。在較低頻率下，通常采用有源或無源晶振來產生穩定的時鐘信號。但當頻率升高到幾百兆赫茲乃至千兆赫茲頻率時，需要利用鎖相環路的倍頻作用來產生高頻時鐘信號。

鎖相環路由壓控振蕩器、分頻器、鑒頻鑒相器、電荷泵和環路濾波器構成，其中壓控振蕩器是鎖相環的關鍵電路。常見的壓控振蕩器有電容電感型壓控振蕩器和環形壓控振蕩器。電容電感型壓控振蕩器由于電容電感的濾波作用，相位噪聲性能優越；但由于電容電感回路的窄帶特性，輸出頻率范圍受限。另外，由于片上集成電感占用較大的面積，其成本也較高；最后，電容電感型壓控振蕩器需要用到片上電容、電感及變容管，與標準的數字電路不兼容。因此，電容電感型壓控振蕩器通常作為無線收發系統的本振信號。環形壓控振蕩器由若干級反相放大器構成一個反饋回路，當滿足一定的環路增益和相位條件時，振蕩器起振。由于反相放大器可以由多種不含電感、電容的電路實現，因此環形振蕩器與標準數字工藝兼容，是現代高速時鐘電路的最佳選擇。同時，由于環形壓控振蕩器的輸出頻率范圍很寬，同一個時鐘產生電路可以同時滿足不同時鐘系統的要求。但由于環路較小的品質因數，環形壓控振蕩器的相位噪聲或時鐘抖動性能較差；另外，很大的調諧增益也使振蕩器對周邊環境的噪聲相當敏感，這對用于數字電路時鐘產生的環形振蕩器來說相當嚴重。因此，如何保持環形振蕩器寬頻帶輸出、與數字電路工藝兼容等優點的同時降低環形振蕩器的調諧增益成為實現高性能時鐘信號的關鍵。

發明內容

本發明的目的是提供一種低調諧增益、寬頻帶輸出且與標準數字集成電路工藝完全兼容的環形振蕩器電路。本發明實現了一種粗調和細調相結合的環形壓控振蕩器：通過減小反相放大器中壓控管的寬長比來減小環形壓控振蕩器的調諧增益；通過在反相放大器的輸出端引入開關電阻陣列來實現多個子頻帶，利用多個子頻帶實現寬頻帶輸出；由于引入的電阻與標準數字集成工藝兼容，該環形壓控振蕩器也與標準數字集成電路工藝兼容。

本發明包括四級延遲單元，每級延遲單元包括四個NMOS管、四個PMOS管和一個開關阻陣列。

開關電阻陣列包括并聯的多個開關單元，每個開關單元包括前開關電阻、后開關電阻和開關，前開關電阻的一端與開關的一端連接，后開關電阻的一端與開關的另一端連接；每個開關單元中的前開關電阻的另一端與第一NMOS管的漏極、第三NMOS管的漏極、第一PMOS管的漏極、第三PMOS管的漏極連接，作為延遲單元的反相輸出端；每個開關單元中的后開關電阻的另一端與第二NMOS管的漏極、第四NMOS管的漏極、第二PMOS管的漏極、第四PMOS管的漏極連接，作為延遲單元的同相輸出端；第一NMOS管的柵極作為延遲單元的第一同相輸入端，第二NMOS管的柵極作為延遲單元的第一反相輸入端；第一PMOS管的柵極作為延遲單元的第二反相輸入端；第二PMOS管的柵極作為延遲單元的第二同相輸入端；第三NMOS管的源極與第四PMOS管的柵極連接，第四NMOS管的源極與第三PMOS管的柵極連接；第三NMOS管的柵極和第四NMOS管的柵極連接，作為外部電壓控制端；第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源極連接外部電源電壓VDD，第一NMOS管、第二NMOS管的源極接地。