[發(fā)明專利]一種粗調(diào)和細(xì)調(diào)相結(jié)合的環(huán)形壓控振蕩器電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201410521369.7
• 申請(qǐng)日: 2014-09-30
• 公開（公告）號(hào): CN104300972A
• 公開（公告）日: 2015-01-21
• 發(fā)明（設(shè)計(jì)）人: 高海軍;孫玲玲
• 申請(qǐng)（專利權(quán)）人: 杭州電子科技大學(xué)
• 主分類號(hào): H03L7/099
• 分類號(hào): H03L7/099
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 杜軍

1.一種粗調(diào)和細(xì)調(diào)相結(jié)合的環(huán)形壓控振蕩器電路，包括四級(jí)延遲單元，其特征在于：每級(jí)延遲單元包括四個(gè)NMOS管、四個(gè)PMOS管和一個(gè)開關(guān)電阻陣列；?

所述的開關(guān)電阻陣列包括并聯(lián)的多個(gè)開關(guān)單元，每個(gè)開關(guān)單元包括前開關(guān)電阻、后開關(guān)電阻和開關(guān)，前開關(guān)電阻的一端與開關(guān)的一端連接，后開關(guān)電阻的一端與開關(guān)的另一端連接；每個(gè)開關(guān)單元中的前開關(guān)電阻的另一端與第一NMOS管的漏極、第三NMOS管的漏極、第一PMOS管的漏極、第三PMOS管的漏極連接，作為延遲單元的反相輸出端；每個(gè)開關(guān)單元中的后開關(guān)電阻的另一端與第二NMOS管的漏極、第四NMOS管的漏極、第二PMOS管的漏極、第四PMOS管的漏極連接，作為延遲單元的同相輸出端；第一NMOS管的柵極作為延遲單元的第一同相輸入端，第二NMOS管的柵極作為延遲單元的第一反相輸入端；第一PMOS管的柵極作為延遲單元的第二反相輸入端；第二PMOS管的柵極作為延遲單元的第二同相輸入端；第三NMOS管的源極與第四PMOS管的柵極連接，第四NMOS管的源極與第三PMOS管的柵極連接；第三NMOS管的柵極和第四NMOS管的柵極連接，作為外部電壓控制端；第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源極連接外部電源電壓VDD，第一NMOS管、第二NMOS管的源極接地。

2.根據(jù)權(quán)利要求1所述的一種粗調(diào)和細(xì)調(diào)相結(jié)合的環(huán)形壓控振蕩器電路，其特征在于：第一級(jí)延遲單元的第一同相輸入端、第四級(jí)延遲單元的同相輸出端、第二級(jí)延遲單元的第二同相輸入端連接；第一級(jí)延遲單元的第一反相輸入端、第四級(jí)延遲單元的反相輸出端、第二級(jí)延遲單元的第二反相輸入端連接；第二級(jí)延遲單元的第一同相輸入端、第一級(jí)延遲單元的反相輸出端、第三級(jí)延遲單元的第二同相輸入端連接；第二級(jí)延遲單元的第一反相輸入端、第一級(jí)延遲單元的同相輸出端、第三級(jí)延遲單元的第二反相輸入端連接；第三級(jí)延遲單元的第一同相輸入端、第二級(jí)延遲單元的反相輸出端、第四級(jí)延遲單元的第二同相輸入端連接；第三級(jí)延遲單元的第一反相輸入端、第二級(jí)延遲單元的同相輸出端、第四級(jí)延遲單元的第二反相輸入端連接；第四級(jí)延遲單元的第一同相輸入端、第三級(jí)延遲單元的反相輸出端、第一級(jí)延遲單元的第二反相輸入端連接，作為環(huán)形振蕩器的反相輸出端；第四級(jí)延遲單元的第一反相輸入端、第三級(jí)延遲單元的同相輸出端、第一級(jí)延遲單元的第二同相輸入端連接，作為環(huán)形振蕩器的同相輸出端；第一級(jí)延遲單元、第二級(jí)延遲單元、第三級(jí)延遲單元、第四級(jí)延遲單元中的每個(gè)開關(guān)接外部數(shù)字控制信號(hào)；第一級(jí)延遲單元的外部電壓控制端與第二級(jí)延遲單元的外部電壓控制端、第三級(jí)延遲單元的外部電壓控制端、第四級(jí)延遲單元中的外部電壓控制端連接并作為環(huán)形壓控振蕩器的電壓控制端。