[發明專利]電路和由電路執行的方法

有效

• 申請號: 201410519933.1
• 申請日: 2014-09-30
• 公開（公告）號: CN104518796B
• 公開（公告）日: 2018-11-27
• 發明（設計）人: 沈軍華;R·A·卡普斯塔
• 申請（專利權）人: 美國亞德諾半導體公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/12
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 金曉

本發明示例實施例提供了準確度增強技術來提高ADC的信噪比。例如，從最高有效位(MSB)到預定低有效位數字字的常規位試驗和附加位試驗可執行。常規位和附加位試驗的結果相結合生成數字輸出信號。剩余誤差被測量，然后數字輸出信號基于上述測量剩余誤差進行調整。

技術領域

本發明涉及模數轉換器(analog-to-digital converter，簡稱ADC)，特別涉及提高準確度的方法。

背景技術

模數轉換器是將輸入的模擬信號轉換成數字表征(例如，數字字)。逐次逼近型模數轉換器(Successive Approximation Register ADC，簡稱SAR ADC)，這種ADC是通過一連串由最高有效位(Most-Significant Bit，簡稱MSB)到最低有效位(Least-SignificantBit，簡稱LSB)順序表示的位試驗實現模擬信號轉換為數字形式。在每個位試驗中，比較器比較輸入的模擬信號與參考電壓并基于比較器決定出對應位是“1”或“0”。發生在轉換過程中的錯誤，稱為SAR ADC的轉換誤差。通常，轉換誤差越大，ADC的信噪比(Signal-to-NoiseRatio，簡稱SNR)越差。

轉換誤差會由多種方式引起。例如，在SAR ADC處理LSB時，誤差電壓可能出現在比較器的輸入，通常被稱為剩余輸入。剩余輸入表現在SAR ADC的轉換誤差以及可包括量化誤差、電路噪聲等等。降低轉換誤差的傳統方法包括使用較小的比特位降低量化誤差或用調諧元件以降低電路噪聲，然而，這些方法在速度、功率、和/或電路區方面消耗成本高。

因此，發明人意識到了在無上述成本消耗下以準確度增強技術來提高ADC SNR的行業需求。

發明內容

根據本發明的一個方面，提供了一種由電路執行的方法，包括：使用包含比較器的SAR ADC執行位試驗，以將模擬輸入信號轉換成數字輸出信號；完成所述位試驗后，由所述比較器以剩余誤差作為所述比較器的輸入執行多個比較器決定；基于比較器決定，測量所述比較器的輸入處的剩余電壓；以及基于測量的剩余誤差值調整數字輸出信號。

根據本發明的另一方面，提供了一種由電路執行的方法，包括：使用SAR ADC執行常規位試驗以從ADC的最高有效位MSB到預定低有效位將模擬輸入信號轉換成數字輸出信號；除了常規位試驗之外，以等于和/或小于預定低有效位試驗的幅度執行選擇常規位試驗的重復位試驗；以及將所述常規位試驗和所述重復位試驗的結果基于其對應位權求和以生成數字輸出信號。

根據本發明的又一方面，提供了一種由電路執行的方法，包括：使用比較器從數字字的最高有效位MSB到預定低有效位執行常規位試驗；以等于和/或小于預定低有效位試驗的幅度執行選擇常規位試驗的重復位試驗；將常規位試驗和重復位試驗的結果基于其對應位權求和以生成數字輸出信號；通過由用于執行所述常規位試驗的所述比較器以剩余誤差作為輸入執行多個比較器決定來測量剩余誤差；和基于測量的剩余誤差調整數字輸出信號。

根據本發明的又另一方面，提供了一種電路，包括：數模轉化器DAC，包括用于執行位試驗的多個加權組件；比較器，耦合到DAC以執行位試驗；和控制位試驗的逐次逼近寄存器SAR邏輯，其中所述比較器被配置為在所述位試驗結束后執行剩余誤差輸入的多個比較，并且其中所述電路被配置為基于比較測量剩余誤差。

附圖說明

圖1A示出了根據本發明的示例實施例中SAR ADC的簡框圖。

圖1B示出了根據本發明的示例實施例中比較器的簡框圖。

圖2示出了根據本發明的示例實施例中使用統計剩余測量校正的SAR ADC操作流程。

圖3示出了根據本發明的示例實施例中典型的累積分布函數的高斯噪聲。

圖4A示出了示范性的理想的3位轉換。